一种结构化和非结构化数据建立集成电路良率预测模型制造技术

一种结构化和非结构化数据建立集成电路良率预测模型，对结构化数据和非结构化数据分别处理，得到学习模型，并采用堆叠学习的方式得到堆叠学习框架，以及计算出各学习模型中影响最大变量的重要性，建立集成电路良率预测模型。增强良率预测的准确性，提高了模型的可解释性和稳定性，同时建立的集成电路良率预测模型，减少测试的成本，提升制造效率，与此同时，以可视化图表的方式呈现给工程师进行影响良率的分析，减少分析时间，提高分析的准确性和效率。

【技术实现步骤摘要】

本专利技术涉及集成电路，特别涉及一种结构化和非结构化数据建立集成电路良率预测模型。

技术介绍

1、在集成电路制造过程中，良率与生产单位的利益直接相关。而在生在过程中，会出现大量的测试数据，包括inline数据、错误检测与分类(fault detection andclassification，fdc)数据、量测数据、缺陷(defect)数据、晶圆验收测试(waferacceptance test，wat)数据晶圆探针测试(chip probing，cp)数据。以上数据均为结构化数据，此外还有很多非结构化数据，如报警提醒、专家反馈数据、自然语言报告以及其他文件中的关键信息等。传统的分析方法通过t检验值、平均值分析、方差分析以及根据经验和已存在的数据库进行判断，从而确定影响良率的因素，但是这些分析方法非常耗时耗力且分析出来的结果不一定准确。同时传统的良率预测方法只基于结构化的数据(主要是wat数据和缺陷数据)，对于非结构化的数据不能很好的进行处理，造成信息上的损失，增加了预测和分析的不确定性，传统的分析方法非常耗时耗力，且不能准确定影响良率降低的因素。

本文档来自技高网...

【技术保护点】

1.一种结构化和非结构化数据建立集成电路良率预测模型，其特征在于，包括以下步骤：

2.根据权利要求1所述的一种结构化和非结构化数据建立集成电路良率预测模型，其特征在于，所述的步骤1中收集的结构化数据，包括半导体晶圆制造过程中的Inline数据、错误检测与分类(Fault Detection and Classification，FDC)数据、量测数据、晶圆可接受性测试(Wafer Acceptance Test，WAT)数据、缺陷数据、探针测试(Chip Probing，CP)数据。

3.根据权利要求1所述的一种结构化和非结构化数据建立集成电路良率预测模型，其特征...

【技术特征摘要】

1.一种结构化和非结构化数据建立集成电路良率预测模型，其特征在于，包括以下步骤：

2.根据权利要求1所述的一种结构化和非结构化数据建立集成电路良率预测模型，其特征在于，所述的步骤1中收集的结构化数据，包括半导体晶圆制造过程中的inline数据、错误检测与分类(fault detection and classification，fdc)数据、量测数据、晶圆可接受性测试(wafer acceptance test，wat)数据、缺陷数据、探针测试(chip probing，cp)数据。

3.根据权利要求1所述的一种结构化和非结构化数据建立集成电路良率预测模型，其特征在于，所述的步骤1中收集的非结构化数据，包括专家反馈意见、自然语言报告，其中专家反馈意见包括有经验的专家对半导体晶圆的分析文档、预测文档；自然语言报告包括操作员的笔记、机台的维护日志。

4.根据权利要求1所述的一种结构化和非结构化数据建立集成电路良率预测模型，其特征在于，所述的步骤2中的预处理，包括对结构化数据和非结构化数据进行去噪声数据处理、无关数据处理，并对其进行归一化处理。

5.根据权利要求1所述的一种结构化和非结构化数据建立集成电路良率预测模型，其特征在于，所述的步骤3中对预处理后的结构化数据和非结构化数据做进一步处理，包括数据增强操作、...

【专利技术属性】
技术研发人员：陈一宁，郭庞，高大为，陈鼎崴，
申请(专利权)人：浙江大学，
类型：发明
国别省市：