System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 具有3C晶型碳化硅的MOSFET及其制备方法、芯片技术_技高网

具有3C晶型碳化硅的MOSFET及其制备方法、芯片技术

技术编号:40323449 阅读:9 留言:0更新日期:2024-02-09 14:18
本申请属于功率器件技术领域,提供了一种具有3C晶型碳化硅的MOSFET及其制备方法、芯片,其中,漏极层、N型衬底层以及N型漂移层层叠设置,且N型漂移层设置为凹形结构,通过在N型漂移层的凹槽内形成锗层然后以锗层作为缓冲层形成3C晶型的碳化硅材料,并通过向碳化硅材料中注入N型掺杂离子形成碳化硅漂移层,可以利用3C晶型的碳化硅材料提高器件的临界击穿电压,从而在保持击穿电压不变的情况下减小N型漂移区的厚度,实现降低器件导通电阻的目的。

【技术实现步骤摘要】

本申请属于功率器件,尤其涉及一种具有3c晶型碳化硅的mosfet及其制备方法、芯片。


技术介绍

1、超结mosfet(super junction metal-oxide-semiconductor field-effecttransistor,sj mosfet)是解决普通mosfet硅极限问题的有效手段,其在n型漂移区中引入纵向排列的p柱,利用n柱和p柱的横向电场耦合效应可显著提高器件的击穿电压(bv)。

2、然而,由于硅极限,如果需要在保持较高的击穿电压的情况下进一步降低导通电阻仍然存在困难。sj mosfet的导通电阻主要是n型漂移区的电阻,降低n型漂移区的电阻主要有两种方式,一是增加n型漂移区的掺杂浓度,二是降低n型漂移区的厚度。如何在保持高击穿电压的条件下,降低sj mosfet的导通电阻,实现低的导通损耗仍是当前的研究热点。


技术实现思路

1、为了解决上述技术问题,本申请实施例提供了一种具有3c晶型碳化硅的mosfet及其制备方法、芯片,可以解决目前的超结mosfet存在的无法同时兼顾低导通电阻和高击穿电压的问题。

2、本申请实施例第一方面提供了一种具有3c晶型碳化硅的mosfet的制备方法,所述具有3c晶型碳化硅的mosfet的制备方法包括:

3、在硅基底上外延生长硅材料并注入n型掺杂离子形成n型衬底,继续在所述n型衬底上外延沉积单晶硅材料形成单晶硅层,并注入n型掺杂离子形成n型漂移层;

4、在所述n型漂移层上刻蚀形成第一沟槽以使所述n型漂移层为凹形,并在所述第一沟槽表面形成锗层;

5、在所述第一沟槽内外延沉积3c晶型的碳化硅材料,并向所述碳化硅材料中注入n型掺杂离子形成碳化硅漂移层;其中,所述碳化硅漂移层与所述n型漂移层之间由所述锗层连接;

6、通过离子注入工艺在所述n型漂移层两侧形成第一p柱、第二p柱,并在所述第一p柱上形成第一p型体区,在所述第二p柱上形成第二p型体区;

7、在所述第一p型体区上形成第一n型源区,在所述第二p型体区上形成第二n型源区;

8、在所述n型漂移层上以及所述第一p型体区、所述第二p型体区、所述第一n型源区、所述第二n型源区上的部分区域形成栅极介质层;

9、在所述栅极介质层上形成栅极多晶硅,并继续形成栅极介质层,以包裹所述栅极多晶硅;

10、形成与所述第一n型源区和所述第二n型源区接触的源极,并形成通过通孔与所述栅极多晶硅接触的栅极;

11、在所述n型衬底的背面形成漏极。

12、在一个实施例中,所述制备方法还包括:在所述第一p柱与所述第一p型体区之间形成第一绝缘介质层,在所述第二p柱与所述第二p型体区之间形成第二绝缘介质层。

13、在一个实施例中,所述制备方法还包括:在所述第一p柱与所述第一p型体区之间形成第一绝缘介质层,在所述第二p柱与所述第二p型体区之间形成第二绝缘介质层,包括:

14、采用注氧隔离技术在所述第一p柱上形成第一氧化硅层,在所述第二p柱上形成第二氧化硅层。

15、在一个实施例中,所述第一绝缘介质层的厚度为1um-3um,和/或者,所述第二绝缘介质层的厚度为1um-3um。

16、在一个实施例中,所述锗层的厚度为0.1um-1um。

17、在一个实施例中,所述碳化硅漂移层的厚度与所述n型漂移层的厚度的比例为3:7至9:1之间。

18、在一个实施例中,所述第一p型体区的宽度在所述第一p柱向所述第一n型源区的方向上逐渐增加。

19、在一个实施例中,所述第二p型体区的宽度在所述第二p柱向所述第二n型源区的方向上逐渐增加。

20、本申请实施例第二方面还提供了一种具有3c晶型碳化硅的mosfet,所述具有3c晶型碳化硅的mosfet由上述任一项实施例所述的制备方法制备。

21、本申请实施例第三方面还提供了一种芯片,包括如上述任一项实施例所述的制备方法制备的具有3c晶型碳化硅的mosfet。

22、本申请实施例的有益效果:通过在n型漂移层的凹槽内形成锗层然后以锗层作为缓冲层形成3c晶型的碳化硅材料,并通过向碳化硅材料中注入n型掺杂离子形成碳化硅漂移层,可以利用3c晶型的碳化硅材料提高器件的临界击穿电压,从而在保持击穿电压不变的情况下减小n型漂移区的厚度,实现降低器件导通电阻的目的。

本文档来自技高网...

【技术保护点】

1.一种具有3C晶型碳化硅的MOSFET的制备方法,其特征在于,所述具有3C晶型碳化硅的MOSFET的制备方法包括:

2.如权利要求1所述的具有3C晶型碳化硅的MOSFET的制备方法,其特征在于,所述制备方法还包括:在所述第一P柱与所述第一P型体区之间形成第一绝缘介质层,在所述第二P柱与所述第二P型体区之间形成第二绝缘介质层。

3.如权利要求2所述的具有3C晶型碳化硅的MOSFET的制备方法,其特征在于,所述制备方法还包括:在所述第一P柱与所述第一P型体区之间形成第一绝缘介质层,在所述第二P柱与所述第二P型体区之间形成第二绝缘介质层,包括:

4.如权利要求2所述的具有3C晶型碳化硅的MOSFET的制备方法,其特征在于,所述第一绝缘介质层的厚度为1um-3um,和/或者,所述第二绝缘介质层的厚度为1um-3um。

5.如权利要求1-4任一项所述的具有3C晶型碳化硅的MOSFET的制备方法,其特征在于,所述锗层的厚度为0.1um-1um。

6.如权利要求1-4任一项所述的具有3C晶型碳化硅的MOSFET的制备方法,其特征在于,所述碳化硅漂移层的厚度与所述N型漂移层的厚度的比例为3:7至9:1之间。

7.如权利要求1-4任一项所述的具有3C晶型碳化硅的MOSFET的制备方法,其特征在于,所述第一P型体区的宽度在所述第一P柱向所述第一N型源区的方向上逐渐增加。

8.如权利要求1-4任一项所述的具有3C晶型碳化硅的MOSFET的制备方法,其特征在于,所述第二P型体区的宽度在所述第二P柱向所述第二N型源区的方向上逐渐增加。

9.一种具有3C晶型碳化硅的MOSFET,其特征在于,所述具有3C晶型碳化硅的MOSFET由权利要求1-8任一项所述的具有3C晶型碳化硅的MOSFET的制备方法制备。

10.一种芯片,其特征在于,包括如权利要求1-8任一项所述的制备方法制备的具有3C晶型碳化硅的MOSFET。

...

【技术特征摘要】

1.一种具有3c晶型碳化硅的mosfet的制备方法,其特征在于,所述具有3c晶型碳化硅的mosfet的制备方法包括:

2.如权利要求1所述的具有3c晶型碳化硅的mosfet的制备方法,其特征在于,所述制备方法还包括:在所述第一p柱与所述第一p型体区之间形成第一绝缘介质层,在所述第二p柱与所述第二p型体区之间形成第二绝缘介质层。

3.如权利要求2所述的具有3c晶型碳化硅的mosfet的制备方法,其特征在于,所述制备方法还包括:在所述第一p柱与所述第一p型体区之间形成第一绝缘介质层,在所述第二p柱与所述第二p型体区之间形成第二绝缘介质层,包括:

4.如权利要求2所述的具有3c晶型碳化硅的mosfet的制备方法,其特征在于,所述第一绝缘介质层的厚度为1um-3um,和/或者,所述第二绝缘介质层的厚度为1um-3um。

5.如权利要求1-4任一项所述的具有3c晶型碳化硅的mosfet的制备方法,其特征在于,所...

【专利技术属性】
技术研发人员:贺俊杰
申请(专利权)人:深圳天狼芯半导体有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1