【技术实现步骤摘要】
本专利技术涉及用于存储器装置的电路，且更明确来说，涉及可在存储器装置中使用的用以调整输入处理经接收指令时的延迟的电路。
技术介绍
1、随机存取存储器(ram)装置(例如可在电装置中采用以提供数据处理及/或存储的装置)可提供对存储于装置的存储器电路中的可寻址数据的直接可用性。某些ram装置(例如动态ram(dram)装置)可例如具有具许多可寻址存储器元件的多个存储器库。ram装置还可具有可接收地址及指令(例如，读取、写入等)用于可与所述地址相关联的操作的命令接口，及可处理指令及地址以存取对应存储器库的解码电路。
2、到ram装置的指令及地址可由所述ram装置外部的电装置的处理电路提供。电装置还可提供可与指令及地址同步的时控信号(clocking signal)。例如，时控信号的边缘可出现在其中地址信号稳定且因此应由ram装置读取的时刻。因此，ram装置可包含监测经接收时控信号且在接收到时控信号时读取地址及/或指令的电路。归因于未知延时，此电路可包含处理经接收指令及地址的延迟。此类延迟可增大ram装置的总延时且增大ram装置操作期间的功率消耗。
技术实现思路
1、本公开的实施例包含一种存储器装置，其包括：命令接口，其包括：时钟输入电路，其经配置以接收时钟信号；及芯片选择cs输入电路，其经配置以接收芯片选择cs信号，其中所述cs输入电路包括所述cs信号传输中的一些延迟，其中所述命令接口经配置以在cs训练模式中操作，且所述存储器装置经配置以响应于经接收的所述cs信号及相应经接收
2、本公开的实施例还包含一种方法，其包括：从存储器控制器向存储器装置发送时钟信号；从所述存储器控制器向所述存储器装置发送芯片选择cs信号；在所述存储器控制器处接收来自所述存储器装置的cs训练信号；及在所述存储器控制器处调整所述cs信号，直到所述cs信号与所述存储器装置中的所述时钟信号对齐。
本文档来自技高网...【技术保护点】
1.一种存储器装置，其包括：
2.根据权利要求1所述的存储器装置，其中所述命令接口经配置以在提供所述CS训练信号之后接收经调整的CS训练信号。
3.根据权利要求2所述的存储器装置，其中所述存储器装置经配置以继续CS训练，直到经接收的所述CS信号与所述时钟信号对齐。
4.根据权利要求1所述的存储器装置，其中若所述时钟信号和经接收的所述CS信号对齐，则所述CS训练信号经配置以载送第一指示符。
5.根据权利要求4所述的存储器装置，其中若所述时钟信号和经接收的所述CS信号未对齐，则所述CS训练信号经配置以载送第二指示符。
6.根据权利要求1所述的存储器装置，其包括命令/地址CA输入电路，所述命令/地址输入电路包括经配置以锁存CA信号的CA锁存器。
7.根据权利要求6所述的存储器装置，其中所述CA信号指示使用所述存储器装置的存储器操作的类型或位置。
8.根据权利要求6所述的存储器装置，其中所述CS信号至少部分地控制何时对所述CA信号进行采样。
9.根据权利要求6所述的存储器装置，其中所述命令接口
10.一种方法，其包括：
11.根据权利要求10所述的方法，其中若所述时钟信号和所述CS信号对齐，则所述CS训练信号经配置以载送第一指示符。
12.根据权利要求10所述的方法，其中若所述时钟信号和所述CS信号未对齐，则所述CS训练信号经配置以载送第二指示符。
13.根据权利要求10所述的方法，其包括发送命令/地址CA信号以供所述存储器装置锁存。
14.根据权利要求13所述的方法，其中所述CA信号经配置以指示使用所述存储器装置的存储器操作的类型或位置。
15.根据权利要求13所述的方法，其中在所述存储器装置中对所述CA信号的采样是至少部分地基于所述CS信号的时序。
...【技术特征摘要】
1.一种存储器装置，其包括：
2.根据权利要求1所述的存储器装置，其中所述命令接口经配置以在提供所述cs训练信号之后接收经调整的cs训练信号。
3.根据权利要求2所述的存储器装置，其中所述存储器装置经配置以继续cs训练，直到经接收的所述cs信号与所述时钟信号对齐。
4.根据权利要求1所述的存储器装置，其中若所述时钟信号和经接收的所述cs信号对齐，则所述cs训练信号经配置以载送第一指示符。
5.根据权利要求4所述的存储器装置，其中若所述时钟信号和经接收的所述cs信号未对齐，则所述cs训练信号经配置以载送第二指示符。
6.根据权利要求1所述的存储器装置，其包括命令/地址ca输入电路，所述命令/地址输入电路包括经配置以锁存ca信号的ca锁存器。
7.根据权利要求6所述的存储器装置，其中所述ca信号指示使用所述存储器装置的存储器操作的类型或位置。
8....
【专利技术属性】
技术研发人员：D·D·维尔莫特，J·M·布朗，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。