【技术实现步骤摘要】
本专利技术涉及半导体，具体地，涉及一种半导体器件及其制造方法、集成电路。
技术介绍
1、随着集成电路的广泛应用，cmos器件越来越多地应用在移动设备中。当移动设备在进行不同的动作，例如充电或传输数据时，通常会产生较大的电压和电流，此时需要cmos器件可以承受较高的电压。所以通常在集成电路设计中，cmos需要有双向耐高压的需求，即同时满足耐正向高压和负向高压的需求。而目前常规的cmos器件通常只能实现单方向的耐压，且常规选定的工艺平台本身不支持cmos承受正负高压。那么如果需要设计双向耐高压器件时，通常会由电路设计工程师通过修改电路设计来增强器件的耐压。这样通常会造成电路设计的冗余，加大了电路设计的难度，并且增加了系统的复杂度。或者，还可以对器件结构本身进行改进，例如增加掺杂区实现全隔离设计等，但这种设计本身会需要更多的层结构，需要更多的掩模和光刻、刻蚀工艺等，器件设计工艺复杂，器件面积较大，工艺成本显著上升。
2、因此，目前的cmos器件通常难以承受双向的高压，器件性能不好。
技术实现思路
1、鉴于上述问题，本专利技术的目的在于提供一种半导体器件及其制造方法、集成电路，以解决现有技术中的问题。
2、根据本专利技术的一方面，提供一种半导体器件，包括：衬底；第一埋层，位于所述衬底上方，具有第一掺杂类型；外延层，位于所述衬底上方，且覆盖所述第一埋层；第一阱区，具有第一掺杂类型，从所述外延层的表面向内部延伸，与所述第一埋层相接触，所述第一阱区与所述第一埋层形成盆状结
3、可选地，所述场板层和所述第二注入区电连接。
4、可选地，所述场板层包围所述第一注入区。
5、可选地，所述半导体器件还包括：第三阱区，具有第二掺杂类型，从所述外延层的表面向内部延伸，位于所述盆状结构的外部，且与所述盆状结构分隔，其中，所述盆状结构的电位相同，所述第三阱区与所述衬底的电位相同。
6、可选地，所述半导体器件还包括栅极层，所述第一注入区分布在所述栅极层两侧；所述栅极层作为所述半导体器件的栅极，所述栅极层两侧的所述第一注入区分别作为所述半导体器件的源极和漏极。
7、可选地，所述场板层包围所述第一注入区和所述栅极层。
8、可选地，所述场板层包括多晶硅场板层。
9、可选地，所述半导体器件还包括：第二埋层，位于所述衬底和所述第三阱区之间，与所述第三阱区和所述衬底相接触。
10、可选地，作为漏极的所述第一注入区接收第一电压时，所述盆状结构和所述第三阱区之间的pn结反偏来承受电压，和/或，所述盆状结构和所述第二阱区之间的pn结反偏来承受电压。
11、可选地，作为漏极的所述第一注入区接收第二电压时，所述盆状结构和所述第二阱区之间的pn结反偏来承受电压。
12、可选地，所述第一掺杂类型为n型掺杂，所述第二掺杂类型为p型掺杂时，所述第一电压为正电压。
13、可选地，所述第一掺杂类型为n型掺杂，所述第二掺杂类型为p型掺杂时，所述第二电压为负电压。
14、根据本专利技术的另一方面，提供一种半导体器件的制造方法，包括：在衬底上方形成具有第一掺杂类型的第一埋层；在所述衬底上方形成覆盖所述第一埋层的外延层；在所述外延层内形成从所述外延层的表面向内部延伸的具有第一掺杂类型的第一阱区，所述第一阱区与所述第一埋层相接触，且与所述第一埋层形成盆状结构；在所述外延层内形成从所述外延层的表面向内部延伸的具有第二掺杂类型的第二阱区，所述第二阱区位于所述盆状结构的内部，且与所述盆状结构分隔；在所述第二阱区上方形成间隔分布的场板层和栅极层，所述场板层和所述栅极层之间具有空隙；在所述空隙下方的所述第二阱区内的上部形成第一注入区和第二注入区，所述第一注入区和所述第二注入区分别具有第一掺杂类型和第二掺杂类型；以及引出金属电极；其中，所述场板层位于所述盆状结构内部的所述外延层上方，且同时覆盖所述第二阱区和所述外延层。
15、可选地，所述场板层和所述第二注入区电连接。
16、可选地，所述场板层包围所述第一注入区。
17、根据本专利技术的另一方面，提供一种集成电路，包括：上述的半导体器件，所述半导体器件包括nmos。
18、本专利技术提供的半导体器件及其制造方法、集成电路，在衬底上形成盆状结构，再在盆状结构内部形成第二阱区，第二阱区通过外延层与盆状结构分隔。通过在第二阱区上方增设场板层，且场板层横跨第二阱区和外延层，可以改变第二阱区和盆状结构之间的电场，使二者形成的 pn 结反偏承受更多的电压。而且还可以使相同临界击穿电场时第二阱区和外延层之间的耗尽层拓宽，从而使得第二阱区和盆状结构在高压下的 pn 结反偏时可以承受更高的电压。半导体器件可以获得优越的正负双向耐高压效果，且器件结构简单，体积基本不变，工艺流程简单，成本较低。
19、进一步地，在盆状结构中形成nmos结构，然后在nmos结构上增加场板层，场板层可以调节第二阱区和盆状结构之间的耐压。就可以在正电压的高压下仅通过盆状结构与第三阱区的pn结反偏来耐压；或者，通过给场板层增加合适的正向电压，调节第二阱区和盆状结构之间的电场，使第二阱区和盆状结构之间的pn结反偏来耐压；或者，同时由第二阱区和第三阱区与盆状结构之间的pn结反偏来耐压。在负电压的高压下给场板层上施加负电压，改变第二阱区和盆状结构之间的电场，以通过盆状结构和内部阱区的pn结反偏来耐压，提高负向耐压效果。从而通过增加场板层和调节场板层上的电压就可以实现良好的双向耐压。仅需要对器件进行较小的改动就可以实现较好的双向耐压效果，器件结构简单，且适用范围广，占用面积较小，工艺简单，成本较低。
20、进一步地，场板层可以为多晶硅层，而栅极层也是多晶硅层，那么场板层和栅极层的结构相同，可以在同一工艺步骤中完成，无需增加另外的掩模板和刻蚀步骤，节省工艺流程，降低工艺难度。
本文档来自技高网...【技术保护点】
1.一种半导体器件，包括：
2.根据权利要求1所述的半导体器件，其中，所述场板层和所述第二注入区电连接。
3.根据权利要求1所述的半导体器件，其中，所述场板层包围所述第一注入区。
4.根据权利要求1所述的半导体器件，还包括：
5.根据权利要求1所述的半导体器件，其中，所述半导体器件还包括栅极层，所述第一注入区分布在所述栅极层两侧；所述栅极层作为所述半导体器件的栅极，所述栅极层两侧的所述第一注入区分别作为所述半导体器件的源极和漏极。
6.根据权利要求5所述的半导体器件，其中，所述场板层包围所述第一注入区和所述栅极层。
7.根据权利要求1所述的半导体器件，其中，所述场板层包括多晶硅场板层。
8.根据权利要求4所述的半导体器件，还包括：第二埋层，位于所述衬底和所述第三阱区之间，与所述第三阱区和所述衬底相接触。
9.根据权利要求4所述的半导体器件，其中，作为漏极的所述第一注入区接收第一电压时，所述盆状结构和所述第三阱区之间的PN结反偏来承受电压，和/或，所述盆状结构和所述第二阱区之间的PN结反
10.据权利要求1所述的半导体器件，其中，作为漏极的所述第一注入区接收第二电压时，所述盆状结构和所述第二阱区之间的PN结反偏来承受电压。
11.根据权利要求9所述的半导体器件，其中，所述第一掺杂类型为N型掺杂，所述第二掺杂类型为P型掺杂时，所述第一电压为正电压。
12.根据权利要求10所述的半导体器件，其中，所述第一掺杂类型为N型掺杂，所述第二掺杂类型为P型掺杂时，所述第二电压为负电压。
13.一种半导体器件的制造方法，包括：
14.根据权利要求13所述的半导体器件的制造方法，其中，所述场板层和所述第二注入区电连接。
15.根据权利要求13所述的半导体器件的制造方法，其中，所述场板层包围所述第一注入区。
16.一种集成电路，包括：根据权利要求1-12任一项所述的半导体器件，所述半导体器件包括NMOS。
...【技术特征摘要】
1.一种半导体器件，包括：
2.根据权利要求1所述的半导体器件，其中，所述场板层和所述第二注入区电连接。
3.根据权利要求1所述的半导体器件，其中，所述场板层包围所述第一注入区。
4.根据权利要求1所述的半导体器件，还包括：
5.根据权利要求1所述的半导体器件，其中，所述半导体器件还包括栅极层，所述第一注入区分布在所述栅极层两侧；所述栅极层作为所述半导体器件的栅极，所述栅极层两侧的所述第一注入区分别作为所述半导体器件的源极和漏极。
6.根据权利要求5所述的半导体器件，其中，所述场板层包围所述第一注入区和所述栅极层。
7.根据权利要求1所述的半导体器件，其中，所述场板层包括多晶硅场板层。
8.根据权利要求4所述的半导体器件，还包括：第二埋层，位于所述衬底和所述第三阱区之间，与所述第三阱区和所述衬底相接触。
9.根据权利要求4所述的半导体器件，其中，作为漏极的所述第一注入区接收第一电压时，所述盆状结...
【专利技术属性】
技术研发人员：葛薇薇，陆阳，
申请(专利权)人：杰华特微电子股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。