【技术实现步骤摘要】
本申请涉及但不限于半导体器件领域，尤指一种存储器及其制造方法。
技术介绍
1、垂直晶体管，例如，垂直环栅晶体管(vertical gate-all-around,vgaa)的一些实施例是先做位线(bit line,bl)互连，然后在此基础上进行绝缘隔离和形成金属栅极。因为工艺尺寸很小，通常的绝缘隔离都是采用炉管的制程，所以会有多次长时间(例如，3小时至5小时)的高温(例如，>700℃)工艺，而在这样的热预算下，已经完成互连的金属位线在多次较高热预算的工艺制程下，较难避免位线的金属扩散并且维持结构稳定性不受破坏。而且，若金属位线与位于其下方的硅衬底直接接触，也会存在一定的漏电问题。
技术实现思路
1、以下是对本文详细描述的主题的概述。本概述并非是为了限制本申请的保护范围。
2、本申请实施例提供了一种存储器，所述存储器包括行列分布的多个晶体管，还包括：
3、第一半导体衬底；
4、位线层，所述位线层设置在所述第一半导体衬底的一侧，所述位线层包括多条位线，各所述位线沿列方向延伸且在行方向间隔排列；
5、多个半导体柱，多个所述半导体柱设置在所述位线层远离所述第一半导体衬底的一侧，并且多个所述半导体柱沿行方向和列方向间隔排列；
6、所述多个半导体柱均包含相向设置的第一端面和第二端面，所述第一端面靠近所述第一半导体衬底并与所述位线连接。
7、示例性的，所述存储器还可以包括第二半导体衬底，所述第二半导体衬底包含多个沟槽，
8、所述第二半导体衬底与所述第一半导体衬底通过键合的方式结合在一起。
9、示例性的，所述存储器还可以包括形成在所述第一半导体衬底上的第一介电质层，所述第一介电质层位于所述位线层与所述第一半导体衬底之间。
10、示例性的，所述位线层的位线包括第一导电层，所述第一导电层设置在所述第一介电质层远离所述第一半导体衬底的一侧并且与包含所述第一介电质层的所述第一半导体衬底焊接在一起；
11、所述第一导电层的材料选自金和铜中的任意一种或多种。
12、示例性的，其中，所述位线层的位线还包括第二导电层，所述第二导电层设置在所述第一介电质层与所述第一导电层之间；
13、所述第二导电层的材料选自钴、钛和镍中的任意一种或多种。
14、示例性的，所述存储器还可以包括外接导线，所述外接导线与所述半导体柱的所述第二端面连接。
15、本申请实施例还提供了一种存储器的制造方法，包括：
16、提供第一半导体衬底；
17、提供第二半导体衬底，在所述第二半导体衬底上刻蚀出多个沿列方向延伸的第一沟槽和多个沿行方向延伸的第二沟槽，得到多个半导体柱；
18、所述半导体柱上依次包括源极区、沟道区和漏极区，在所述半导体柱的侧壁上依次沉积栅极绝缘层和栅极，并使所述栅极绝缘层和所述栅极环绕所述沟道区对应的部分所述侧壁；
19、在所述第二半导体衬底的上表面露出所述半导体柱的漏极区，在所述第二半导体衬底的上表面沉积导电层，并对所述导电层进行图案化，得到多条沿行方向间隔排列并且沿列方向延伸的位线，一条所述位线与每列所述半导体柱连接；
20、将所述第一半导体衬底和所述第二半导体衬底键合在一起，并且使所述位线位于所述第一半导体衬底和所述半导体柱之间。
21、示例性的，
22、所述第二半导体衬底可以包含第一主表面和第二主表面，所述第一沟槽和所述第二沟槽可以位于所述第一主表面；
23、所述制造方法还可以包括：在所述第一半导体衬底和所述第二半导体衬底键合在一起之后，
24、对所述第二半导体衬底的第二主表面进行减薄，露出所述半导体柱的一端，所述半导体柱露出的一端为所述源极区。
25、示例性的，所述制造方法还可以包括：在刻蚀出所述第一沟槽之后以及刻蚀所述第二沟槽之前，
26、在所述第一沟槽中填充第一介电质材料。
27、示例性的，所述制造方法还可以包括：
28、在所述半导体柱的侧壁上沉积所述栅极绝缘层和所述栅极之后，在所述第二半导体衬底的上表面沉积导电层之前，
29、在所述第一沟槽和所述第二沟槽的剩余空间中填充第二介电质材料。
30、示例性的，所述制造方法还可以包括：在对所述第二半导体衬底的第二主表面进行减薄之后，
31、在所述第一沟槽和所述第二沟槽表面沉积第三介电质材料，露出所述源极区并在所述源极区形成外接导线。
32、示例性的，
33、所述第一介电质材料和所述第三介电质材料各自独立地选自氧化硅、氮化硅、碳氮氧化硅和碳氮化硅中的任意一种或多种；
34、所述第二介电质材料选自氮化硅和碳氮化硅中的任意一种或多种，并且所述第二介电质材料与所述第一介电质材料是不同的。
35、本申请的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请而了解。本申请的其他优点可通过在说明书以及附图中所描述的方案来实现和获得。
本文档来自技高网...【技术保护点】
1.一种存储器，包括行列分布的多个晶体管，其特征在于，还包括：
2.根据权利要求1所述的存储器，还包括第二半导体衬底，所述第二半导体衬底包含多个沟槽，所述沟槽中设置有所述多个半导体柱，所述沟槽中的所述多个半导体柱的底部设置有所述位线层；
3.根据权利要求2所述的存储器，还包括形成在所述第一半导体衬底上的第一介电质层，所述第一介电质层位于所述位线层与所述第一半导体衬底之间。
4.根据权利要求3所述的存储器，其中，所述位线层的位线包括第一导电层，所述第一导电层设置在所述第一介电质层远离所述第一半导体衬底的一侧并且与包含所述第一介电质层的所述第一半导体衬底焊接在一起；
5.根据权利要求4所述的存储器，其中，所述位线层的位线还包括第二导电层，所述第二导电层设置在所述第一介电质层与所述第一导电层之间；
6.根据权利要求1至5中任一项所述的存储器，还包括外接导线，所述外接导线与所述半导体柱的所述第二端面连接。
7.一种存储器的制造方法，其特征在于，包括：
8.根据权利要求7所述的存储器的制造方法，其中，>
9.根据权利要求8所述的存储器的制造方法，还包括：
10.根据权利要求9所述的存储器的制造方法，其中，
...【技术特征摘要】
1.一种存储器，包括行列分布的多个晶体管，其特征在于，还包括：
2.根据权利要求1所述的存储器，还包括第二半导体衬底，所述第二半导体衬底包含多个沟槽，所述沟槽中设置有所述多个半导体柱，所述沟槽中的所述多个半导体柱的底部设置有所述位线层；
3.根据权利要求2所述的存储器，还包括形成在所述第一半导体衬底上的第一介电质层，所述第一介电质层位于所述位线层与所述第一半导体衬底之间。
4.根据权利要求3所述的存储器，其中，所述位线层的位线包括第一导电层，所述第一导电层设置在所述第一介电质层远离所述第一半导体衬底的一侧并且与包含所...
【专利技术属性】
技术研发人员：田超，尹晓明，平延磊，周俊，
申请(专利权)人：北京超弦存储器研究院，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。