System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 光半导体元件及其制造方法技术_技高网

光半导体元件及其制造方法技术

技术编号:40209536 阅读:3 留言:0更新日期:2024-02-02 22:19
本公开的光半导体元件具备:第一导电型的半导体基板(1);条纹状的台面构造(6),由层叠于第一导电型的半导体基板(1)之上的第一导电型的包层(2)、活性层(4)以及第二导电型的第一包层(5)的层叠体构成;以及台面埋入层(7),由在第一导电型的半导体基板(1)之上依次设置于台面构造(6)的两侧面的半绝缘性的第一埋入层(7a)、第一导电型的第二埋入层(7b)以及掺杂有过渡金属的半绝缘性的第三埋入层(7c)构成。

【技术实现步骤摘要】
【国外来华专利技术】

本申请涉及光半导体元件及其制造方法


技术介绍

1、在以半导体激光器为代表的光半导体元件中,大多使用以向活性层的电流狭窄和从活性层的散热为目的而用半导体埋入活性层的两侧面的构造即所谓的埋入型半导体激光器。在作为光通信用途所使用的inp(铟磷,indium phosphide)系的埋入型半导体激光器中,为了应对通信的大容量化,而要求半导体激光器元件单体的调制频率的宽频带化且发光效率的提高。

2、为了以调制频率的宽频带化为目的而降低半导体激光器的电容,且以发光效率的提高为目的而谋求从活性层的散热性的提高,使用n型inp基板和掺杂了铁(ferrum:fe)等半绝缘性材料的inp埋入层的组合。

3、fe在inp中作为捕获电子的受主(acceptor)发挥作用,另一方面对空穴没有捕获效果,因此一般使用在埋入层的上部与p型包层接触的部分配置有n型inp埋入层的元件构造。在该元件构造中,通过设置n型inp埋入层,而形成针对p型inp的空穴的势垒。

4、专利文献1:日本特开2004-047743号公报

5、然而,在上述的元件构造中,由于在n型inp埋入层与p型inp包层的界面存在面积大的pn结区域,所以cr时间常数因pn结电容而变大,因此产生半导体激光器的截止频率降低的不良情况。在如光通信等那样要求高速动作的用途中,因截止频率的降低而产生半导体激光器的动作频带被限制的问题。另外,由于在pn结区域的载流子复合而导致电流泄漏增大,还产生半导体激光器的发光效率降低的问题。

6、作为减少pn结区域的面积的手段,考虑缩窄半导体激光器的包含活性层的台面构造的台面宽度的方法、或者缩短半导体激光器的谐振器的方法等。然而,若缩窄台面构造的台面宽度,则产生半导体激光器的散热性恶化的新问题。

7、另一方面,若缩短半导体激光器的谐振器,则还产生由元件电阻的增大引起的截止频率的降低、或者由活性层的体积减少引起的发光效率的降低,因此无法消除动作频带与发光效率的折衷的关系。若假定50gbps以上的光通信用途,则存在包含上述的pn结界面的元件构造难以应对的课题。

8、虽然专利文献1所记载的构成光集成设备的一部分的电场吸收型调制器与半导体激光器的用途不同,但是如专利文献1的图2(b)所示,在台面构造的两侧面形成有由半绝缘性fe掺杂inp电子捕获层、n型inp空穴阻挡层、以及未掺杂inp层构成的三层构造的埋入层。

9、即,在n型inp空穴阻挡层与p型inp包层之间设置有未掺杂inp层。若将该层叠构造用作半导体激光器的埋入层,则由于未掺杂inp层的存在而使pn结电容降低。然而,由于该层叠构造为pin构造,所以无法抑制该部位处的载流子复合,发光效率降低的问题依然未解决。


技术实现思路

1、本公开是为了消除上述那样的问题点而做出的,其目的在于,提供通过降低由形成于埋入层与第二导电型的包层之间的pn结区域引起的pn结电容,能够实现高速调制,并且通过抑制在埋入层与第二导电型的包层的界面处的载流子复合,能够实现发光效率的高效率化的光半导体元件及其制造方法。

2、本申请所公开的光半导体元件具备:

3、第一导电型的半导体基板;

4、条纹状的台面构造,由层叠于上述第一导电型的半导体基板之上的第一导电型的包层、活性层以及第二导电型的第一包层的层叠体构成;以及

5、台面埋入层,由在上述第一导电型的半导体基板之上依次设置于上述台面构造的两侧面的半绝缘性的第一埋入层、第一导电型的第二埋入层以及掺杂有过渡金属的半绝缘性的第三埋入层构成。

6、本申请所公开的光半导体元件的制造方法包括:

7、第一结晶生长工序,在第一导电型的半导体基板,通过mocvd法,使第一导电型的包层、活性层以及第二导电型的第一包层依次结晶生长;

8、台面构造形成工序,将上述第一导电型的包层、上述活性层、上述第二导电型的第一包层以及上述第一导电型的半导体基板的一部分蚀刻成条纹状的台面构造;

9、第二结晶生长工序,在上述第一导电型的半导体基板之上且在上述台面构造的两侧面,通过mocvd法,使由半绝缘性的第一埋入层、第一导电型的第二埋入层以及掺杂有一种以上的过渡金属的半绝缘性的第三埋入层构成的台面埋入层依次结晶生长;以及

10、第三结晶生长工序,在上述台面构造的顶面和上述台面埋入层的表面以及侧面的一部分,通过mocvd法,依次层叠第二导电型的第二包层以及第二导电型的接触层。

11、根据本申请所公开的光半导体元件及其制造方法,能够降低由形成于台面埋入层与第二导电型的包层之间的pn结引起的pn结电容,并且能够抑制在台面埋入层与第二导电型的包层的界面处的载流子复合,因此起到能够实现光半导体元件的高速调制以及光效率的高效率化的效果。另外,起到能够容易地制造该光半导体元件的效果。

本文档来自技高网...

【技术保护点】

1.一种光半导体元件,其特征在于,

2.根据权利要求1所述的光半导体元件,其特征在于,

3.根据权利要求2所述的光半导体元件,其特征在于,

4.根据权利要求2或3所述的光半导体元件,其特征在于,

5.根据权利要求1所述的光半导体元件,其特征在于,

6.一种光半导体元件,其特征在于,

7.根据权利要求1~6中任一项所述的光半导体元件,其特征在于,

8.根据权利要求1~7中任一项所述的光半导体元件,其特征在于,

9.根据权利要求1~8中任一项所述的光半导体元件,其特征在于,

10.根据权利要求1~9中任一项所述的光半导体元件,其特征在于,

11.根据权利要求1~10中任一项所述的光半导体元件,其特征在于,

12.一种光半导体元件的制造方法,其特征在于,

13.根据权利要求12所述的光半导体元件的制造方法,其特征在于,

14.根据权利要求13所述的光半导体元件的制造方法,其特征在于,

15.一种光半导体元件的制造方法,其特征在于,

16.根据权利要求15所述的光半导体元件的制造方法,其特征在于,

17.根据权利要求12~16中任一项所述的光半导体元件的制造方法,其特征在于,

18.根据权利要求12~17中任一项所述的光半导体元件的制造方法,其特征在于,

19.根据权利要求12~18中任一项所述的光半导体元件的制造方法,其特征在于,

...

【技术特征摘要】
【国外来华专利技术】

1.一种光半导体元件,其特征在于,

2.根据权利要求1所述的光半导体元件,其特征在于,

3.根据权利要求2所述的光半导体元件,其特征在于,

4.根据权利要求2或3所述的光半导体元件,其特征在于,

5.根据权利要求1所述的光半导体元件,其特征在于,

6.一种光半导体元件,其特征在于,

7.根据权利要求1~6中任一项所述的光半导体元件,其特征在于,

8.根据权利要求1~7中任一项所述的光半导体元件,其特征在于,

9.根据权利要求1~8中任一项所述的光半导体元件,其特征在于,

10.根据权利要求1~9中任一项所述的光半导体元件,其特征在于,

11.根据权利要求...

【专利技术属性】
技术研发人员:河原弘幸
申请(专利权)人:三菱电机株式会社
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1