System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 一种存储电路、存储单元、电子设备和数据读写方法技术_技高网

一种存储电路、存储单元、电子设备和数据读写方法技术

技术编号:40178198 阅读:7 留言:0更新日期:2024-01-26 23:45
本申请实施例公开了一种存储电路、存储单元、电子设备和数据读写方法,涉及半导体技术领域,该电路包括:写晶体管、读晶体管和耦合电容;写晶体管包括第一极、第二极和第一栅极;第二极与写位线相连;第一栅极与写字线相连;读晶体管包括第三极、第四极和第二栅极;第三极与读位线相连,第四极与参考电压端连接;第二栅极作为存储节点,与第一极相连;耦合电容的第一端与读字线相连,第二端与存储节点相连;耦合电容在读数据阶段通过电容耦合作用改变读晶体管的栅极电压。通过该实施例方案,实现了便利的读写操作,并且可以简化制作工艺。

【技术实现步骤摘要】

本申请实施例涉及半导体技术,尤指一种存储电路、存储单元、电子设备和数据读写方法


技术介绍

1、传统的存储器的存储单元包括一个晶体管和一个电容(如图1所示,其中sn为storage node存储节点,bl为bit-line位线,wl为word-line字线,c为电容,g为晶体管的栅极,s为晶体管的源极,d为晶体管的漏极),该类存储单元需要较大的电容,不利于进一步提高存储器的存储密度,且数据读取是破坏性的,不利于降低功耗。


技术实现思路

1、本申请实施例提供了一种存储电路、存储单元、电子设备和数据读写方法,提出一种新的2t1c结构,实现便利的读写操作,并且可以简化制作工艺。本申请实施例提出了一种存储电路,可以包括:

2、写晶体管;

3、读晶体管;以及,

4、耦合电容;

5、其中,所述写晶体管包括第一极、第二极和第一栅极;所述第二极与写位线相连;所述第一栅极与写字线相连;

6、所述读晶体管包括第三极、第四极和第二栅极;所述第三极与读位线相连,所述第四极与参考电压端连接;所述第二栅极作为存储节点,与所述第一极相连;

7、所述耦合电容的第一端与读字线相连;所述耦合电容的第二端与所述存储节点相连;所述耦合电容设置为在读数据阶段通过电容耦合作用改变所述读晶体管的栅极电压。

8、在本申请的一些示例性实施例中,所述读晶体管还可以包括第三栅极;

9、所述第三栅极设置为调节所述读晶体管的开启阈值电压;和/或

10、所述写晶体管还可以包括第四栅极;

11、所述第四栅极设置为调节所述写晶体管的开启阈值电压。

12、在本申请的一些示例性实施例中,所述第二极和所述第三极与不同的位线连接,或者,

13、所述第二极和所述第三极与同一条位线连接。

14、在本申请的一些示例性实施例中,所述不同的位线为所述读位线和写位线;所述同一条位线同时作为所述读位线和所述写位线。

15、本申请实施例还提供了一种数据读写方法,基于所述的存储电路;所述方法可以包括:

16、写入数据阶段,通过所述写晶体管在存储节点写入数据;

17、在读数据阶段,通过电容耦合作用改变所述读晶体管的第二栅极的电压,使得所述读晶体管在所述存储节点存储数据1时开启,在存储数据0时关闭,检测所述读位线上的信号变化量,当所述信号变化量超过第一阈值时确定读出数据为1,当所述信号变化量小于第二阈值时确定读出数据为0。

18、本申请实施例还提供了一种存储单元,基于所述的存储电路,所述存储电路中耦合电容的第二端为一个导电膜层,所述存储单元包括:

19、衬底,其中,所述存储电路的读晶体管、写晶体管以及耦合电容的第二端的导电膜层在衬底上叠层设置,所述耦合电容的第二端的导电膜层位于所述读晶体管和所述写晶体管之间。

20、在本申请的一些示例性实施例中,所述写晶体管位于所述耦合电容的第二端的上方,所述读晶体管位于所述耦合电容的第二端的下方。

21、在本申请的一些示例性实施例中,所述读晶体管和所述写晶体管分别为垂直晶体管,所述读晶体管的第二栅极位于所述衬底上,所述耦合电容的第二端的导电膜层位于所述第二栅极上与所述第二栅极接触,所述写晶体管的半导体膜层位于所述耦合电容的第二端的导电膜层上与所述导电膜层接触。

22、在本申请的一些示例性实施例中,所述读位线与所述耦合电容的第二端通过电介质膜层相互隔开。

23、在本申请的一些示例性实施例中,所述耦合电容的第一端为所述读字线。

24、在本申请的一些示例性实施例中,所述写晶体管的半导体层为环绕所述第一栅极且与所述第一栅极相绝缘,所述读晶体管的半导体层为环绕所述第二栅极且与所述第二栅极相绝缘。

25、一种存储阵列,其特征在于,包括所述的存储电路,或者,所述的存储单元。

26、本申请实施例还提供了一种电子设备,包括所述的存储电路,或者,所述的存储单元。

27、在本申请的一些示例性实施例中,所述电子设备可以包括以下任意一种或多种:智能移动终端、计算机、平板电脑和可穿戴设备。

28、与相关技术相比,本申请实施例可以包括:写晶体管、读晶体管以及耦合电容;其中,所述写晶体管包括第一极、第二极和第一栅极;所述第一极的端点作为存储节点;所述第二极与写位线相连;所述第一栅极与写字线相连;所述读晶体管包括第三极、第四极和第二栅极;所述第三极与读位线相连,所述第四极与参考电压端连接;所述第二栅极与所述存储节点相连;所述耦合电容的第一端与读字线相连;所述耦合电容的第二端与所述存储节点相连;所述耦合电容设置为在读数据阶段通过电容耦合作用改变所述读晶体管的栅极电压。通过该实施例方案,实现了便利的读写操作,并且可以简化制作工艺。

29、本申请的其它特征和优点将在随后的说明书中阐述,并且,部分地从说明书中变得显而易见,或者通过实施本申请而了解。本申请的其他优点可通过在说明书以及附图中所描述的方案来实现和获得。

本文档来自技高网...

【技术保护点】

1.一种存储电路,其特征在于,包括:

2.根据权利要求1所述的存储电路,其特征在于,所述读晶体管还包括第三栅极;所述第三栅极设置为调节所述读晶体管的开启阈值电压;和/或,

3.根据权利要求1或2所述的存储电路,其特征在于,所述第二极和所述第三极分别与不同的位线连接;或者,

4.根据权利要求3所述的存储电路,其特征在于,

5.一种数据读写方法,其特征在于,基于如权利要求1-4任意一项所述的存储电路;所述方法包括:

6.一种存储单元,其特征在于,基于如权利要求1-4任意一项所述的存储电路,所述存储电路中耦合电容的第二端为一个导电膜层,所述存储单元包括:

7.根据权利要求6所述的存储单元,其特征在于,所述写晶体管位于所述耦合电容的第二端的上方,所述读晶体管位于所述耦合电容的第二端的下方。

8.根据权利要求7所述的存储单元,其特征在于,所述读晶体管和所述写晶体管分别为垂直晶体管,所述读晶体管的第二栅极位于所述衬底上,所述耦合电容的第二端的导电膜层位于所述第二栅极上与所述第二栅极接触,所述写晶体管的半导体膜层位于所述耦合电容的第二端的导电膜层上与所述导电膜层接触。

9.根据权利要求8所述的存储单元,其特征在于,所述读字线与所述耦合电容的第二端通过电介质膜层相互隔开。

10.根据权利要求9所述的存储单元,其特征在于,所述耦合电容的第一端为所述读字线。

11.根据权利要求8所述的存储单元,其特征在于,所述写晶体管的半导体层为环绕所述第一栅极且与所述第一栅极相绝缘,所述读晶体管的半导体层为环绕所述第二栅极且与所述第二栅极相绝缘。

12.一种存储阵列,其特征在于,包括权利要求1-4任意一项所述的存储电路,或者,包含权利要求6-11任意一项所述的存储单元。

13.一种电子设备,其特征在于,包括权利要求1-4任意一项所述的存储电路,或者,包含权利要求6-11任意一项所述的存储单元。

14.根据权利要求13所述的电子设备,其特征在于,所述电子设备包括以下任意一种或多种:智能移动终端、计算机、平板电脑和可穿戴设备。

...

【技术特征摘要】

1.一种存储电路,其特征在于,包括:

2.根据权利要求1所述的存储电路,其特征在于,所述读晶体管还包括第三栅极;所述第三栅极设置为调节所述读晶体管的开启阈值电压;和/或,

3.根据权利要求1或2所述的存储电路,其特征在于,所述第二极和所述第三极分别与不同的位线连接;或者,

4.根据权利要求3所述的存储电路,其特征在于,

5.一种数据读写方法,其特征在于,基于如权利要求1-4任意一项所述的存储电路;所述方法包括:

6.一种存储单元,其特征在于,基于如权利要求1-4任意一项所述的存储电路,所述存储电路中耦合电容的第二端为一个导电膜层,所述存储单元包括:

7.根据权利要求6所述的存储单元,其特征在于,所述写晶体管位于所述耦合电容的第二端的上方,所述读晶体管位于所述耦合电容的第二端的下方。

8.根据权利要求7所述的存储单元,其特征在于,所述读晶体管和所述写晶体管分别为垂直晶体管,所述读晶体管的第二栅极位于所述衬底上,所述耦合电容的第二端的导电膜层位于...

【专利技术属性】
技术研发人员:朱正勇康卜文赵超
申请(专利权)人:北京超弦存储器研究院
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1