System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技术实现步骤摘要】
本申请涉及半导体,特别是涉及一种si基gan外延结构的制备方法、si基gan外延结构、高电子迁移率晶体管的制备方法以及高电子迁移率晶体管。
技术介绍
1、作为第三代半导体材料的gan具有禁带宽度大、临界击穿场强大、热导率高、饱和漂移速度高以及化学和热力学性稳定性好等诸多优点,由此,gan基hemt(high electronmobility transistor,高电子迁移率晶体管)在高温、高频、大功率等领域得到广泛应用。
2、目前gan材料主要在sic、蓝宝石和si衬底上通过异质外延生长的方法得到。但是,蓝宝石由于硬度高、导电性和导热性差等原因,对后期器件加工和应用带来很多不便,sic同样存在硬度高且成本昂贵的不足之处,而价格低廉的si衬底由于有着尺寸大、导热导电性能好以及成熟的器件加工工艺等优势,在一些对成本要求较高的市场,例如:低中压电子电力器件、手机射频前端器件等,得到了广泛应用。
3、但是,在si衬底上实现高质量的gan外延生长十分困难。六方纤锌矿结构的gan的晶格常数agan=0.32nm,六方si(111)衬底的晶格常数asi=0.38nm,晶格失配度达到了15.8%,这样的晶格失配度会使外延层在生长过程中积聚很大失配应力,并且该应力会随着外延厚度的增加而增加,失配应力积累到临界值的时候,会通过产生穿透位错来释放应力。在这样的晶格失配度条件下,gan外延生长的穿透位错密度将超过1010cm-2,而穿透位错会增加hemt器件漏电流、降低击穿电压以及减小载流子迁移率,造成hemt器件灾难性的崩溃
技术实现思路
1、有鉴于此,本申请实施例为解决
技术介绍
中存在的至少一个问题而提供一种si基gan外延结构及制备方法、hemt及制备方法。
2、第一方面,本申请实施例提供了一种si基gan外延结构的制备方法,所述方法包括:
3、提供外延生长基底,所述外延生长基底包括支撑层和位于所述支撑层上的硅缓冲层,所述硅缓冲层具有点缺陷,所述点缺陷的体密度大于或等于1016cm-3;
4、基于所述硅缓冲层,外延生长gan层。
5、可选地,所述点缺陷的体密度大于或等于1018cm-3。
6、可选地,所述硅缓冲层的厚度在5nm至100nm之间。
7、可选地,所述支撑层为硅晶圆,所述硅缓冲层通过在所述硅晶圆上外延生长而形成,其中,
8、所述硅缓冲层的形成方法包括:采用低温生长工艺在所述硅晶圆上外延生长所述硅缓冲层,所述低温生长工艺中的温度小于500℃;
9、或者,所述外延生长基底为绝缘体上硅衬底,所述硅缓冲层为所述绝缘体上硅衬底的顶硅层。
10、可选地,所述基于所述硅缓冲层,外延生长gan层,包括:
11、直接在所述硅缓冲层上外延生长所述gan层;或者,
12、在所述硅缓冲层上外延生长附加缓冲层,在所述附加缓冲层上外延生长所述gan层,
13、所述附加缓冲层的材料包括:gan或algan。
14、第二方面,本申请实施例提供了一种si基gan外延结构,包括:
15、支撑层;
16、位于所述支撑层上的硅缓冲层,所述硅缓冲层具有点缺陷,所述点缺陷的体密度大于1016cm-3;
17、gan层,所述gan层是基于所述硅缓冲层外延生长而形成的。
18、可选地,所述点缺陷的体密度大于或等于1018cm-3。
19、可选地,所述硅缓冲层的厚度在5nm至100nm之间。
20、可选地,所述si基gan外延结构还包括:附加缓冲层,所述附加缓冲层是通过在所述硅缓冲层上外延生长而形成的,
21、所述gan层是基于所述硅缓冲层外延生长而形成的,具体的,所述gan层是通过在所述附加缓冲层上外延生长而形成的,
22、所述附加缓冲层的材料包括:gan或algan。
23、第三方面,本申请实施例提供了一种高电子迁移率晶体管hemt的制备方法,所述方法包括如上述第一方面中任意一项所述的si基gan外延结构的制备方法中的步骤,或者包括利用上述第二方面中任意一项所述的si基gan外延结构制备hemt。
24、第四方面,本申请实施例提供了一种高电子迁移率晶体管hemt,包括如上述第二方面中任意一项所述的si基gan外延结构,或者利用上述第二方面中任意一项所述的si基gan外延结构制备得到。
25、本申请实施例所提供的si基gan外延结构的制备方法及结构、hemt的制备方法及hemt具有如下有益效果:
26、通过制备点缺陷体密度大于或等于1016cm-3的硅缓冲层,使得gan层基于该硅缓冲层外延生长的过程中,在外延生长产生的压应力的作用下,硅缓冲层中的大量点缺陷扩散形成大量的堆垛层错,仅在gan层和硅缓冲层的界面相交处产生失配位错,释放gan层的失配应力。由此,将位错压制在gan层与硅缓冲层的界面相交处以及支撑层与硅缓冲层的界面相交处,减少gan层穿透位错的产生,进而降低gan层的穿透位错密度,有助于形成高质量的gan层。
27、本申请附加的方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本申请的实践了解到。
本文档来自技高网...【技术保护点】
1.一种Si基GaN外延结构的制备方法,其特征在于,所述方法包括:
2.如权利要求1所述的Si基GaN外延结构的制备方法,其特征在于,所述点缺陷的体密度大于或等于1018cm-3。
3.如权利要求1所述的Si基GaN外延结构的制备方法,其特征在于,所述硅缓冲层的厚度在5nm至100nm之间。
4.如权利要求1所述的Si基GaN外延结构的制备方法,其特征在于,所述支撑层为硅晶圆,所述硅缓冲层通过在所述硅晶圆上外延生长而形成,其中,
5.如权利要求1所述的Si基GaN外延结构的制备方法,其特征在于,所述基于所述硅缓冲层,外延生长GaN层,包括:
6.一种Si基GaN外延结构,其特征在于,包括:
7.如权利要求6所述的Si基GaN外延结构,其特征在于,所述点缺陷的体密度大于或等于1018cm-3。
8.如权利要求6所述的Si基GaN外延结构,其特征在于,所述硅缓冲层的厚度在5nm至100nm之间。
9.如权利要求6所述的Si基GaN外延结构,其特征在于,所述Si基GaN外延结构还包括:附加缓
10.一种高电子迁移率晶体管HEMT的制备方法,其特征在于,所述方法包括如权利要求1至5中任意一项所述的Si基GaN外延结构的制备方法中的步骤,或者包括利用权利要求6至9中任意一项所述的Si基GaN外延结构制备HEMT。
11.一种高电子迁移率晶体管HEMT,其特征在于,包括如权利要求6至9中任意一项所述的Si基GaN外延结构,或者利用权利要求6至9中任意一项所述的Si基GaN外延结构制备得到。
...【技术特征摘要】
1.一种si基gan外延结构的制备方法,其特征在于,所述方法包括:
2.如权利要求1所述的si基gan外延结构的制备方法,其特征在于,所述点缺陷的体密度大于或等于1018cm-3。
3.如权利要求1所述的si基gan外延结构的制备方法,其特征在于,所述硅缓冲层的厚度在5nm至100nm之间。
4.如权利要求1所述的si基gan外延结构的制备方法,其特征在于,所述支撑层为硅晶圆,所述硅缓冲层通过在所述硅晶圆上外延生长而形成,其中,
5.如权利要求1所述的si基gan外延结构的制备方法,其特征在于,所述基于所述硅缓冲层,外延生长gan层,包括:
6.一种si基gan外延结构,其特征在于,包括:
7.如权利要求6所述的si基gan外延结构,其特征在于,所述点缺陷的体...
【专利技术属性】
技术研发人员:彭长四,周均铭,王旭光,倪健,
申请(专利权)人:埃特曼半导体技术有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。