System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 一种半导体器件及半导体器件的制作方法技术_技高网

一种半导体器件及半导体器件的制作方法技术

技术编号:40167312 阅读:6 留言:0更新日期:2024-01-26 23:38
本发明专利技术实施例公开一种半导体器件及半导体器件的制作方法。该半导体器件,包括:衬底;设置于所述衬底一侧的缓冲层;设置于所述缓冲层远离所述衬底一侧的沟道层;设置于所述沟道层远离所述衬底一侧的势垒层;设置于所述势垒层远离所述衬底一侧的阻挡层;设置于所述阻挡层远离所述衬底一侧的帽层;所述阻挡层包括超晶格结构,所述阻挡层在所述衬底的正投影至少部分覆盖所述势垒层在所述衬底的正投影。本实施例提供的技术方案增加了器件的阈值电压,降低半导体器件工作中的栅电流,提高了半导体器件的安全性和可靠性。

【技术实现步骤摘要】

本专利技术实施例涉及半导体,尤其涉及一种半导体器件及半导体器件的制作方法


技术介绍

1、随着半导体技术的发展,人们对半导体器件的要求越来越高。现有的半导体器件的帽层通常都是采用mg掺杂提供较高的空穴浓度。然而mg掺杂剂在高温时会导致mg的扩散问题。mg离子一旦扩散进入其他膜层后,导致半导体器件的阈值电压不高,还会增大器件导通电阻,降低沟道电子迁移率,进而降低器件的电流密度,使得半导体器件的性能退化。


技术实现思路

1、本专利技术实施例提供一种半导体器件及半导体器件的制作方法,以解决半导体器件存在阈值电压不高及导通电阻较大影响半导体器件的性能的问题。

2、为实现上述技术问题,本专利技术采用以下技术方案:

3、本专利技术实施例提供了一种半导体器件,包括:

4、衬底;

5、设置于所述衬底一侧的缓冲层;

6、设置于所述缓冲层远离所述衬底一侧的沟道层;

7、设置于所述沟道层远离所述衬底一侧的势垒层;

8、设置于所述势垒层远离所述衬底一侧的阻挡层;

9、设置于所述阻挡层远离所述衬底一侧的帽层;

10、所述阻挡层包括超晶格结构,所述阻挡层在所述衬底的正投影至少部分覆盖所述势垒层在所述衬底的正投影。

11、可选的,所述阻挡层包括n组交替设置的第一子阻挡层和第二子阻挡层,1<n<5;

12、所述第一子阻挡层设置于所述势垒层远离所述衬底的一侧;所述第二子阻挡层设置于所述第一子阻挡层远离所述衬底的一侧;

13、所述第一子阻挡层和所述第二子阻挡层形成所述超晶格结构。

14、可选的,所述第一子阻挡层的材料包括bn;

15、所述第二子阻挡层的材料包括ingan;

16、所述超晶格结构包括所述bn和所述ingan。

17、可选的,所述帽层在所述衬底的正投影完全落入所述阻挡层在所述衬底的正投影内。

18、可选的,所述阻挡层的厚度大于或等于5 nm ,且小于或等于15nm。

19、可选的,所述帽层包括p型掺杂层,所述p型掺杂层包括掺杂mg的gan层;

20、所述缓冲层的材料包括aln、gan或者algan;所述沟道层的材料包括gan;所述势垒层的材料包括algan;

21、所述半导体器件还包括栅极,所述栅极设置于所述帽层远离所述衬底的一侧,所述栅极的材料包括氮化钛或氮化钨。

22、可选的,所述半导体器件,还包括:

23、成核层、过渡层、超晶格层和高阻层;

24、所述成核层设置于所述衬底和所述缓冲层之间;

25、所述过渡层设置于所述缓冲层远离所述衬底的一侧;

26、所述超晶格层设置于所述过渡层远离所述衬底的一侧;

27、所述高阻层设置于所述超晶格层远离所述衬底的一侧。

28、可选的,所述过渡层的材料包括algan,所述超晶格层的材料包括aln和algan。

29、根据本专利技术的另一方面,本实施例提供一种半导体器件的制作方法,包括:

30、提供衬底;

31、在所述衬底的一侧形成缓冲层;

32、在所述缓冲层远离所述衬底的一侧形成沟道层;

33、在所述沟道层远离所述衬底的一侧形成势垒层;

34、在所述势垒层远离所述衬底的一侧形成阻挡层;所述阻挡层包括超晶格结构,所述阻挡层在所述衬底的正投影至少部分覆盖所述势垒层在所述衬底的正投影;

35、在所述阻挡层远离所述衬底的一侧形成帽层。

36、可选的,在所述势垒层远离所述衬底的一侧形成阻挡层,包括:

37、在所述势垒层远离所述衬底一侧生长第一子阻挡层;

38、在所述第一子阻挡层远离所述衬底的一侧生长第二子阻挡层;

39、交替生长第一子阻挡层和第二子阻挡层n个循环,1<n<5。

40、可选的,所述在所述势垒层远离所述衬底一侧生长第一子阻挡层,包括:

41、在所述势垒层远离所述衬底一侧生长bn。

42、可选的,所述在所述第一子阻挡层远离所述衬底的一侧生长第二子阻挡层,包括:

43、在所述第一子阻挡层远离所述衬底的一侧生长ingan。

44、本专利技术实施例提供的半导体器件通过在势垒层和帽层之间设置阻挡层,阻挡层包括超晶格结构,阻挡层在衬底的正投影至少部分覆盖势垒层在衬底的正投影,阻挡层的超晶格结构对帽层p-gan高浓度的mg较好地阻挡,避免帽层p-gan高浓度的mg向势垒层和沟道层扩散,增大了半导体器件的阈值电压,进而降低了半导体器件导通电阻,避免高浓度的mg增大电子的散射几率,从而改善沟道电子迁移率,进而提高半导体器件的电流密度,改善半导体器件的性能。

本文档来自技高网...

【技术保护点】

1.一种半导体器件,其特征在于,包括:

2.根据权利要求1所述半导体器件,其特征在于,

3.根据权利要求2所述半导体器件,其特征在于,

4.根据权利要求1所述半导体器件,其特征在于,所述帽层在所述衬底的正投影完全落入所述阻挡层在所述衬底的正投影内。

5.根据权利要求1所述半导体器件,其特征在于,

6.根据权利要求1所述半导体器件,其特征在于,所述帽层包括P型掺杂层,所述P型掺杂层包括掺杂Mg的GaN层;

7.根据权利要求1所述半导体器件,其特征在于,所述半导体器件,还包括:

8.根据权利要求7所述半导体器件,其特征在于,

9.一种半导体器件的制作方法,其特征在于,包括:

10.根据权利要求9所述的半导体器件的制作方法,其特征在于,在所述势垒层远离所述衬底的一侧形成阻挡层,包括:

11.根据权利要求10所述的半导体器件的制作方法,其特征在于,所述在所述势垒层远离所述衬底一侧生长第一子阻挡层,包括:

12.根据权利要求10所述的半导体器件的制作方法,其特征在于,所述在所述第一子阻挡层远离所述衬底的一侧生长第二子阻挡层,包括:

...

【技术特征摘要】

1.一种半导体器件,其特征在于,包括:

2.根据权利要求1所述半导体器件,其特征在于,

3.根据权利要求2所述半导体器件,其特征在于,

4.根据权利要求1所述半导体器件,其特征在于,所述帽层在所述衬底的正投影完全落入所述阻挡层在所述衬底的正投影内。

5.根据权利要求1所述半导体器件,其特征在于,

6.根据权利要求1所述半导体器件,其特征在于,所述帽层包括p型掺杂层,所述p型掺杂层包括掺杂mg的gan层;

7.根据权利要求1所述半导体器件,其特征在于,所述半导...

【专利技术属性】
技术研发人员:胡自强卢云霞
申请(专利权)人:英诺赛科苏州半导体有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1