半导体结构及其形成方法技术

一种半导体结构及其形成方法，形成方法包括：提供基底，基底上形成有叠层结构，包括一个或多个堆叠的沟道叠层，包括牺牲层和位于牺牲层上的沟道层，基底上还形成有横跨叠层结构的伪栅结构，伪栅结构覆盖叠层结构的侧壁和顶部；沿垂直于伪栅结构侧壁方向，去除部分宽度的牺牲层，形成由沟道层和剩余牺牲层围成的沟槽；进行多次填充处理，在沟槽中形成内侧墙；其中，填充处理包括：形成覆盖伪栅结构、叠层结构和基底的内侧墙材料层，内侧墙材料层还位于沟槽中；去除覆盖伪栅结构、沟道层侧壁和基底顶部的内侧墙材料层，保留位于沟槽中的内侧墙材料层作为子内侧墙；多层子内侧墙叠加构成内侧墙。本发明专利技术有利于提高半导体结构的工作性能。

【技术实现步骤摘要】

本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

技术介绍

1、在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，为了适应更小的特征尺寸，金属-氧化物-半导体场效应晶体管(metal-oxide-semiconductor field-effect transistor，mosfet)的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极结构对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(sce：short-channel effects)更容易发生。

2、因此，为了更好的适应器件尺寸按比例缩小的要求，半导体工艺逐渐开始从平面晶体管向具有更高功效的三维立体式的晶体管过渡，如全包围栅极(gate-all-around，gaa)晶体管。全包围金属栅极晶体管中，栅极从四周包围沟道所在的区域，与平面晶体管相比，全包围金属栅极晶体管的栅极对沟道的控本文档来自技高网...

【技术保护点】

1.一种半导体结构，其特征在于，包括：

2.如权利要求1所述的半导体结构，其特征在于，所述内侧墙由2个所述子内侧墙叠加构成。

3.如权利要求1所述的半导体结构，其特征在于，沿垂直于所述栅极结构侧壁方向，最靠近所述栅极结构的子内侧墙具有第一厚度，剩余子内侧墙具有第二厚度，所述第二厚度小于第一厚度。

4.如权利要求3所述的半导体结构，其特征在于，沿垂直于所述栅极结构侧壁方向，所述第一厚度为6nm至12nm，所述第二厚度小于或等于8nm。

5.如权利要求1所述的半导体结构，其特征在于，所述内侧墙的材料包括SiN、SiON、SiOCN、SiOC或S...

【技术特征摘要】

1.一种半导体结构，其特征在于，包括：

2.如权利要求1所述的半导体结构，其特征在于，所述内侧墙由2个所述子内侧墙叠加构成。

3.如权利要求1所述的半导体结构，其特征在于，沿垂直于所述栅极结构侧壁方向，最靠近所述栅极结构的子内侧墙具有第一厚度，剩余子内侧墙具有第二厚度，所述第二厚度小于第一厚度。

4.如权利要求3所述的半导体结构，其特征在于，沿垂直于所述栅极结构侧壁方向，所述第一厚度为6nm至12nm，所述第二厚度小于或等于8nm。

5.如权利要求1所述的半导体结构，其特征在于，所述内侧墙的材料包括sin、sion、siocn、sioc或sioch。

6.一种半导体结构的形成方法，其特征在于，包括：

7.如权利要求6所述的半导体结构的形成方法，其特征在于，所述填充处理的步骤中，采用原子层沉积工艺形成所述内侧墙材料层。

8.如权利要求7所述的半导体结构的形成方法，其特征在于，第一次填充处理的内侧墙材料层的形成厚度为第一厚度，剩余每次填充处理的内侧墙材料层的形成厚度为第二厚度，所述第二厚度小于第一厚度。

9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述第一厚度为6nm至12nm，所述第二厚度小于或等于8nm。

10.如权利要求6所述的半导体结构的形成方法，其特征在...

【专利技术属性】
技术研发人员：贺晓东，卜伟海，汪涵，
申请(专利权)人：北方集成电路技术创新中心北京有限公司，
类型：发明
国别省市：