三维芯片堆叠制备方法及三维芯片堆叠结构技术

本发明专利技术公开一种三维芯片堆叠结构及制备方法，方法包括形成导电结构；在芯片的第一表面和/或第二表面制备半固化状态的有机膜，并在有机膜上开窗以露出第一导电结构和/或第二导电结构；在较低温度下，依次将上层芯片的第一导电结构固定在下层芯片的第二导电结构上，完成多层芯片的堆叠；在堆叠的多层芯片顶部施加压力，通过真空回流工艺，将堆叠的多层芯片的第一导电结构和第二导电结构的突刺和金属凸块的侧壁浸润，实现第一导电结构与第二导电结构的完全键合，通过有机膜将上下层芯片粘合；将有机膜加热完全固化。本发明专利技术的方案能够有效降低上下层芯片互连时的工艺难度和三维堆叠封装的成本，且制得的三维芯片堆叠结构的良率和可靠性更优。

【技术实现步骤摘要】

本专利技术涉及集成电路封装，尤其涉及一种三维芯片堆叠制备方法，和一种三维芯片堆叠结构。

技术介绍

1、人工智能、智能驾驶、高性能计算等技术的发展，对存储技术提出了更高的要求，有必要发展更高带宽、更大容量的存储技术。而为了满足更高带宽、更大容量的存储技术需求，先进封装技术受到了越来越多的广泛关注。目前，比较主流的先进封装主要包括扇出晶圆级封装(fo)、晶圆片级芯片规模封装(wlcsp)、2.5d/3d封装和系统级封装(sip)等，其中，三维芯片堆叠封装是将其中完整的计算机芯片(例如动态随机存取存储器)放置在另一芯片(例如中央处理单元)的顶部上的ic封装方法，其依靠硅层之间的金属化互连结构来实现相应芯片之间的电连通。由于可直接将多个裸芯片或者衬底通过键合的方式堆叠起来，实现在三维方向上的金属互连结构，三维芯片堆叠封装能够大大减小芯片之间的互连距离，进而提高数据传输的速度和带宽，降低延迟和功耗，提升存储容量，由此，三维芯片堆叠封装目前已成为发展高性能存储器的有效解决方案。

2、对于三维芯片堆叠封装技术而言，层间键合是三维堆叠技术的核心技术之一。目前，本文档来自技高网...

【技术保护点】

1.三维芯片堆叠制备方法，其特征在于，包括：

2.根据权利要求1所述的方法，其特征在于，所述第一导电结构的材质为软质的金、铟、镓、锡、锡银、锡金、其它金属或者其合金；

3.根据权利要求1所述的方法，其特征在于，所述第二导电结构的金属凸块的材质为铜、镍、金、银、或其合金；所述金属凸块的高度在0.5微米-50微米之间。

4.根据权利要求3所述的方法，其特征在于，所述金属凸块的表面和侧壁还制备有一层金属保护膜，所述金属保护膜所采用的金属为银、金、镍或钯，且所述金属保护膜所采用的金属不同于所述金属凸块的材质。

5.根据权利要求1所述的方法，其特征在...

【技术特征摘要】

1.三维芯片堆叠制备方法，其特征在于，包括：

2.根据权利要求1所述的方法，其特征在于，所述第一导电结构的材质为软质的金、铟、镓、锡、锡银、锡金、其它金属或者其合金；

3.根据权利要求1所述的方法，其特征在于，所述第二导电结构的金属凸块的材质为铜、镍、金、银、或其合金；所述金属凸块的高度在0.5微米-50微米之间。

4.根据权利要求3所述的方法，其特征在于，所述金属凸块的表面和侧壁还制备有一层金属保护膜，所述金属保护膜所采用的金属为银、金、镍或钯，且所述金属保护膜所采用的金属不同于所述金属凸块的材质。

5.根据权利要求1所述的方法，其特征在于，第二导电结构中的金属凸块上的突刺是通过化学或物理方法沉积形成；

6.根据权利要求5所述的方法，其特...

【专利技术属性】
技术研发人员：胡川，向迅，燕英强，陈志涛，
申请(专利权)人：广东省科学院半导体研究所，
类型：发明
国别省市：