【技术实现步骤摘要】
本专利技术涉及半导体器件设计及制造领域，具体是指一种屏蔽栅沟槽型功率器件。本专利技术还涉及上述器件的制造工艺方法。
技术介绍
1、分立栅或屏蔽栅mosfet（sgt），是一种改进型的umos器件，是基于沟槽栅vdmos演变的一种双沟槽栅vdmos器件结构，相比于umos开关速度更快、开关损耗更低。根据沟槽多晶硅的结构分上下（ud sgt）和左右（lr sgt）。上下栅结构中屏蔽栅位于沟槽栅的正下方。屏蔽栅功率器件的优点主要有两点：一是减小栅漏寄生电容cgd，另一个是利用屏蔽栅的场板效果改善漂移区电场，增加击穿电压。
2、屏蔽栅沟槽型功率器件既有较低的cgd，又有较高的器件击穿电压和较低的器件导通电阻。但目前的问题是在器件尺寸较小的情况下，栅沟槽和超级结的p柱形成了狭窄的漂移区，容易由于jfet效应增加器件的导通电阻。
3、sgt是利用电荷平衡原理，通过适当提高外延层掺杂浓度以减小导通电阻；利用屏蔽栅降低cgd/ciss，改善dv/dt 能力。
4、ud sgt结构主要满足低压应用的需求，该结构所采用的工艺可以优化制程中的应力问题，并可以减小pitch size（元胞尺寸），提升器件总体优值。
技术实现思路
1、本专利技术所要解决的技术问题在于提供一种屏蔽栅沟槽型功率器件及工艺方法，其具有上宽下窄的t型多晶硅填充空间，更易于填充，提高填充质量。
2、为解决上述问题，本专利技术所述的一种屏蔽栅沟槽型功率器件的工艺方法，包含如下的工艺步骤：
3、提供一半导体衬底，在所述半导体衬底中进行刻蚀形成沟槽；然后淀积一层第一氧化层，所述第一氧化层覆盖在所述半导体衬底的表面以及所述沟槽的内壁；
4、在所述的半导体衬底的表面涂覆光刻胶，所述光刻胶同时将刻蚀形成的所述沟槽填充满；
5、对所述光刻胶进行刻蚀，去除所述半导体衬底表面的第一氧化层表面的光刻胶，并对沟槽内的光刻胶进行过刻蚀，使沟槽内部的余量光刻胶保留至沟槽深度的二分之一处；
6、对所述的第一氧化层进行刻蚀，去除沟槽内保留的光刻胶以上的所有第一氧化硅层；
7、去除所有的光刻胶，使所述沟槽内部没有光刻胶残留；
8、再次形成第二氧化层，所述第二氧化层的厚度小于所述第一氧化层；所述第二氧化层形成于所述半导体衬底的表面以及沟槽内壁，在所述沟槽内壁上所述第二氧化层与所述第一氧化层连成一体；
9、在所述沟槽内填充满多晶硅。
10、进一步地，所述的步骤一中，半导体衬底为硅衬底、锗硅衬底、砷化镓衬底、氮化镓衬底或碳化硅衬底。
11、进一步地，所述的第一氧化层采用湿法刻蚀工艺，刻蚀工艺完成后，所述沟槽内部只有下半部沟槽保留第一氧化层及光刻胶，所述沟槽的上半部的半导体衬底内壁露出。
12、进一步地，所述的光刻胶完全去除后，所述沟槽内部，其下半部的内壁上覆盖有剩余的较厚的第一氧化层，使所述的沟槽内部形成上宽下窄的t字型容纳空间。
13、进一步地，所述的多晶硅将所述沟槽填充满之后，所述的沟槽内多晶硅的剖面呈t字形。
14、本专利技术所述的一种屏蔽栅沟槽型功率器件，所述的器件包含有沟槽，所述的沟槽中形成上下两段部分，所述的沟槽的上半部和下半部的沟槽内壁均覆盖有氧化层，包含连成一体的第一氧化层和第二氧化层；上半部的第二氧化硅层的厚度小于下半部的第一氧化硅层的厚度，使所述沟槽内部填充的多晶硅的剖面呈上宽下窄的t字形。
15、进一步地，所述的半导体衬底包含硅衬底、锗硅衬底、砷化镓衬底、氮化镓衬底或碳化硅衬底。
16、所述的沟槽内部在内壁覆盖氧化硅层，形成t字形的填充空间后，能更易于填充多晶硅，更易搭配在小元胞尺寸的sgt器件工艺中。
本文档来自技高网...【技术保护点】
1.一种屏蔽栅沟槽型功率器件的工艺方法，其特征在于：包含如下的工艺步骤：
2.如权利要求1所述的屏蔽栅沟槽型功率器件的工艺方法，其特征在于：所述的步骤一中，半导体衬底为硅衬底、锗硅衬底、砷化镓衬底、氮化镓衬底或碳化硅衬底。
3.如权利要求1所述的屏蔽栅沟槽型功率器件的工艺方法，其特征在于：所述的第一氧化层采用湿法刻蚀工艺，刻蚀工艺完成后，所述沟槽内部只有下半部沟槽保留第一氧化层及光刻胶，所述沟槽的上半部的半导体衬底内壁露出。
4.如权利要求1所述的屏蔽栅沟槽型功率器件的工艺方法，其特征在于：所述的光刻胶完全去除后，所述沟槽内部，其下半部的内壁上覆盖有剩余的较厚的第一氧化层，使所述的沟槽内部形成上宽下窄的T字型容纳空间。
5.如权利要求1所述的屏蔽栅沟槽型功率器件的工艺方法，其特征在于：所述的多晶硅将所述沟槽填充满之后，所述的沟槽内多晶硅的剖面呈T字形。
6.一种屏蔽栅沟槽型功率器件，其特征在于：所述的器件包含有沟槽，所述的沟槽中形成上下两段部分，所述的沟槽的上半部和下半部的沟槽内壁均覆盖有氧化层，包含连成一体的第一氧化层
7.如权利要求6所述的屏蔽栅沟槽型功率器件，其特征在于：所述的半导体衬底包含硅衬底、锗硅衬底、砷化镓衬底、氮化镓衬底或碳化硅衬底。
8.如权利要求6所述的屏蔽栅沟槽型功率器件的工艺方法，其特征在于：所述的沟槽内部在内壁覆盖氧化硅层，形成T字形的填充空间后，能更易于填充多晶硅。
...【技术特征摘要】
1.一种屏蔽栅沟槽型功率器件的工艺方法，其特征在于：包含如下的工艺步骤：
2.如权利要求1所述的屏蔽栅沟槽型功率器件的工艺方法，其特征在于：所述的步骤一中，半导体衬底为硅衬底、锗硅衬底、砷化镓衬底、氮化镓衬底或碳化硅衬底。
3.如权利要求1所述的屏蔽栅沟槽型功率器件的工艺方法，其特征在于：所述的第一氧化层采用湿法刻蚀工艺，刻蚀工艺完成后，所述沟槽内部只有下半部沟槽保留第一氧化层及光刻胶，所述沟槽的上半部的半导体衬底内壁露出。
4.如权利要求1所述的屏蔽栅沟槽型功率器件的工艺方法，其特征在于：所述的光刻胶完全去除后，所述沟槽内部，其下半部的内壁上覆盖有剩余的较厚的第一氧化层，使所述的沟槽内部形成上宽下窄的t字型容纳空间。
5.如权利要求1所述的屏蔽栅沟槽型...
【专利技术属性】
技术研发人员：潘嘉，杨继业，陈思彤，卢烁今，齐笑，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。