【技术实现步骤摘要】
本公开的各种实施方式涉及半导体存储器装置及制造该半导体存储器装置的方法，更具体地，涉及三维半导体存储器装置及制造该三维半导体存储器装置的方法。
技术介绍
1、可以形成测试图案以测量半导体存储器装置的电特性。在已经提出用于提高集成密度的三维半导体存储器装置中，可以通过独立于形成单元阵列结构的工艺的工艺来形成测试图案。结果，通过测试图案获得的数据的可靠性不高。
技术实现思路
1、根据实施方式，一种半导体存储器装置可以包括：各自具有面向第一方向的上表面的第一掺杂半导体层和第二掺杂半导体层，第一掺杂半导体层与第二掺杂半导体层彼此间隔开；多功能层叠物，其包括在第一掺杂半导体层上方在第一方向彼此交替地层叠的多个第一层间绝缘层和多个第一导电层，多功能层叠物包括凹槽；内衬绝缘层，其位于凹槽的底表面上；内衬半导体层，其位于内衬绝缘层上；第一电极和第二电极，其在凹槽中彼此间隔开并且从内衬半导体层起在第一方向上延伸；栅极层叠物，其包括在第二掺杂半导体层上在第一方向上彼此交替地层叠的多个第二层间绝缘层和多个第二导电层，栅极层叠物包括垂直孔；存储器层，其位于垂直孔的侧部上；以及垂直半导体层，其布置在存储器层上。
2、根据实施方式，一种半导体存储器装置可以包括：掺杂半导体层，其包括面向第一方向的上表面；多功能层叠物，其包括在掺杂半导体层上方在第一方向上彼此交替地层叠的多个层间绝缘层和多个导电层，多功能层叠物包括凹槽；内衬绝缘层，其位于凹槽的底表面上；内衬半导体层，其位于内衬绝缘层上；以及第一电极和
3、根据实施方式，一种半导体存储器装置可以包括：各自包括面向第一方向的上表面的第一掺杂半导体层和第二掺杂半导体层，第一掺杂半导体层与第二掺杂半导体层彼此间隔开；测试组，其与第一掺杂半导体层交叠；以及三维存储器单元阵列结构，其与第二掺杂半导体层交叠。测试组可以包括：多个多功能层叠物，其包括在第一掺杂半导体层上方在第一方向上彼此交替地层叠的多个层间绝缘层和多个导电层，多个多功能层叠物包括多个凹槽；多个内衬绝缘层，其分别布置在与多个凹槽相对应的多个底表面上；多个内衬半导体层，其分别布置在多个内衬绝缘层上；多个填充绝缘层，其布置在多个凹槽中；以及多个电极对，其穿过多个填充绝缘层并连接至多个内衬半导体层。
4、根据实施方式，一种制造半导体存储器装置的方法可以包括：形成包括凹槽的多功能层叠物和包括垂直孔的栅极层叠物；在垂直孔的侧部上形成存储器层；在形成存储器层时，在凹槽的表面上形成内衬绝缘层；在存储器层上形成垂直半导体层；在形成垂直半导体层时，在内衬绝缘层上形成内衬半导体层；以及在凹槽中形成连接至内衬半导体层并且彼此间隔开的第一电极和第二电极。
本文档来自技高网...【技术保护点】
1.一种半导体存储器装置，该半导体存储器装置包括：
2.根据权利要求1所述的半导体存储器装置，
3.根据权利要求1所述的半导体存储器装置，其中，所述凹槽的底表面在所述第一方向上位于比所述垂直孔的底表面更高的高度。
4.根据权利要求1所述的半导体存储器装置，
5.根据权利要求1所述的半导体存储器装置，其中，所述内衬绝缘层包括与所述存储器层相同的材料层。
6.根据权利要求1所述的半导体存储器装置，其中，所述内衬绝缘层和所述存储器层中的每一个包括浮栅层、包括导电纳米点的绝缘层、电荷俘获层、铁电层或相变层。
7.根据权利要求1所述的半导体存储器装置，其中，所述内衬半导体层包括与所述垂直半导体层相同的半导体材料。
8.根据权利要求1所述的半导体存储器装置，其中，所述内衬绝缘层和所述内衬半导体层中的每一个沿着所述凹槽的侧部延伸。
9.根据权利要求1所述的半导体存储器装置，该半导体存储器装置还包括：
10.根据权利要求1所述的半导体存储器装置，该半导体存储器装置还包括连接到所述第一电极和
11.根据权利要求1所述的半导体存储器装置，
12.根据权利要求11所述的半导体存储器装置，该半导体存储器装置还包括：
13.一种半导体存储器装置，该半导体存储器装置包括：
14.根据权利要求13所述的半导体存储器装置，其中，所述内衬绝缘层和所述内衬半导体层中的每一个沿所述凹槽的侧部延伸。
15.根据权利要求13所述的半导体存储器装置，该半导体存储器装置还包括：
16.根据权利要求13所述的半导体存储器装置，该半导体存储器装置还包括连接到所述第一电极和所述第二电极的电容器布线。
17.根据权利要求13所述的半导体存储器装置，
18.根据权利要求17所述的半导体存储器装置，该半导体存储器装置还包括：
19.根据权利要求18所述的半导体存储器装置，
20.一种半导体存储器装置，该半导体存储器装置包括：
21.根据权利要求20所述的半导体存储器装置，其中，所述多个内衬绝缘层和所述多个内衬半导体层中的每一个沿着所述多个凹槽当中的对应凹槽的侧部延伸。
22.根据权利要求20所述的半导体存储器装置，其中，所述第一掺杂半导体层包括晶体管区域和电容器区域。
23.根据权利要求22所述的半导体存储器装置，
24.根据权利要求23所述的半导体存储器装置，该半导体存储器装置还包括：
25.根据权利要求22所述的半导体存储器装置，
26.根据权利要求25所述的半导体存储器装置，该半导体存储器装置还包括：
27.根据权利要求25所述的半导体存储器装置，其中，所述第一源电极与所述第一漏电极之间的距离不同于所述第二源电极与所述第二漏电极之间的距离。
28.根据权利要求22所述的半导体存储器装置，
29.根据权利要求28所述的半导体存储器装置，该半导体存储器装置还包括：
30.根据权利要求22所述的半导体存储器装置，
31.根据权利要求30所述的半导体存储器装置，该半导体存储器装置还包括：
32.一种制造半导体存储器装置的方法，该方法包括以下步骤：
33.根据权利要求32所述的方法，
34.根据权利要求33所述的方法，
35.根据权利要求34所述的方法，其中，所述垂直半导体层连接到所述第二掺杂半导体层。
36.根据权利要求32所述的方法，其中，所述垂直孔具有比所述凹槽更大的深度。
...【技术特征摘要】
1.一种半导体存储器装置，该半导体存储器装置包括：
2.根据权利要求1所述的半导体存储器装置，
3.根据权利要求1所述的半导体存储器装置，其中，所述凹槽的底表面在所述第一方向上位于比所述垂直孔的底表面更高的高度。
4.根据权利要求1所述的半导体存储器装置，
5.根据权利要求1所述的半导体存储器装置，其中，所述内衬绝缘层包括与所述存储器层相同的材料层。
6.根据权利要求1所述的半导体存储器装置，其中，所述内衬绝缘层和所述存储器层中的每一个包括浮栅层、包括导电纳米点的绝缘层、电荷俘获层、铁电层或相变层。
7.根据权利要求1所述的半导体存储器装置，其中，所述内衬半导体层包括与所述垂直半导体层相同的半导体材料。
8.根据权利要求1所述的半导体存储器装置，其中，所述内衬绝缘层和所述内衬半导体层中的每一个沿着所述凹槽的侧部延伸。
9.根据权利要求1所述的半导体存储器装置，该半导体存储器装置还包括：
10.根据权利要求1所述的半导体存储器装置，该半导体存储器装置还包括连接到所述第一电极和所述第二电极的电容器布线。
11.根据权利要求1所述的半导体存储器装置，
12.根据权利要求11所述的半导体存储器装置，该半导体存储器装置还包括：
13.一种半导体存储器装置，该半导体存储器装置包括：
14.根据权利要求13所述的半导体存储器装置，其中，所述内衬绝缘层和所述内衬半导体层中的每一个沿所述凹槽的侧部延伸。
15.根据权利要求13所述的半导体存储器装置，该半导体存储器装置还包括：
16.根据权利要求13所述的半导体存储器装置，该半导体存储器装置还包括连接到所述第一电极和所述第二电极的电容器布线。
17.根据权利要求...
【专利技术属性】
技术研发人员：崔江，金大炫，金昶汉，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。