一种时钟产生电路，包括：一电压参考电路，用以将一外部电压转换为一参考电压；一追踪电压产生电路，用以将该外部电压转换为一暂时参考电压；一稳压电路，用以接收该参考电压及该暂时参考电压，并将该参考电压或该暂时参考电压转换为一振荡器电源电压；一振荡产生器，用以依据该振荡器电源电压以产生一第一时钟信号；以及一电平转换器，用以转换该第一时钟信号的电压振幅以产生该时钟产生电路所输出的一第二时钟信号。该稳压电路包括一开关电路，用以依据一使能信号以控制是否将在该稳压电路的输出端的该振荡器电源电压拉升至该外部电压。
【技术实现步骤摘要】
本专利技术有关于时钟产生电路，特别是有关于可改善时钟信号频率变化的一种时钟产生电路。
技术介绍
1、在现今不同应用的集成电路中，往往需要时钟产生电路以提供基础时钟信号至集成电路的系统。然而，在与非门(nand)闪速存储器中，数据从闪速存储器单元(flashmemory cell)传输至数据暂存器的数据读取传输时间(trd)的设计规则，均是由系统的操作周期所决定。因此，数据读取传输时间(trd)的准确性，取决于时钟信号的准确性。
技术实现思路
1、本专利技术提供一种时钟产生电路，包括：一电压参考电路，用以将一外部电压转换为一参考电压；一追踪电压产生电路，用以将该外部电压转换为一暂时参考电压；一稳压电路，用以接收该参考电压及该暂时参考电压，并将该参考电压或该暂时参考电压转换为一振荡器电源电压；一振荡产生器，用以依据该振荡器电源电压以产生一第一时钟信号；以及一电平转换器，用以转换该第一时钟信号的电压振幅以产生该时钟产生电路所输出的一第二时钟信号。该稳压电路包括一开关电路，用以依据一使能信号以控制是否将在该稳压电路的本文档来自技高网...
【技术保护点】
1.一种时钟产生电路，其特征在于，包括：
2.如权利要求1所述的时钟产生电路，其特征在于，所述开关电路为一第一P型晶体管，其栅极、源极及漏极分别连接至所述使能信号、所述外部电压及所述稳压电路的所述输出端。
3.如权利要求2所述的时钟产生电路，其特征在于，所述电压参考电路、所述追踪电压产生电路、所述稳压电路及所述振荡产生器由所述使能信号所控制，
4.如权利要求2所述的时钟产生电路，其特征在于，当所述使能信号处于低逻辑状态，所述第一P型晶体管处于导通状态，且在所述稳压电路的所述输出端的所述振荡器电源电压被拉升至所述外部电压。
>5.如权利要求3所...
【技术特征摘要】
1.一种时钟产生电路，其特征在于，包括：
2.如权利要求1所述的时钟产生电路，其特征在于，所述开关电路为一第一p型晶体管，其栅极、源极及漏极分别连接至所述使能信号、所述外部电压及所述稳压电路的所述输出端。
3.如权利要求2所述的时钟产生电路，其特征在于，所述电压参考电路、所述追踪电压产生电路、所述稳压电路及所述振荡产生器由所述使能信号所控制，
4.如权利要求2所述的时钟产生电路，其特征在于，当所述使能信号处于低逻辑状态，所述第一p型晶体管处于导通状态，且在所述稳压电路的所述输出端的所述振荡器电源电压被拉升至所述外部电压。
5.如权利要求3所述的时钟产生电路，其特征在于，当所述使能信号从所述低逻辑状态切换至所述高逻辑状态，所述第一p型晶体管关闭，且所述追踪电压产生电路所产生的所述暂时参考电压从所述外部电压逐渐下降至接地电压，且所述电压参考电路所产生的所述参考电压从所述接地电压逐渐上升至一预定电压。
6.如权利要求5所述的时钟产生电路，其特征在于，所述稳压电路包括一差动对电路，且所述差动对电路的第一侧的输入包括所述参考电压及所述暂时参考电压，且所述差动对电路的第二侧的输入为所述稳压电路所输出的所述振荡器电源电压经过一回授路径而得到的回授电压。
7.如权利要求6所述的时钟产生电路，其特征在于，所述差动对电路的所述第一侧包括并联的第一晶体管及第二晶体管，且所述参考电压提供至...
【专利技术属性】
技术研发人员：邱良祥，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。