System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技术实现步骤摘要】
本专利技术涉及一种导线架及其半导体元件的封装方法与结构,特别是涉及一种四方平面无引脚的导线架及其半导体元件的封装方法与结构。
技术介绍
1、四面平方无引脚(quad flat no-lead,qfn)封装是目前常见的一种芯片封装结构,其主要是将半导体元件设置于成片状的导线架上,再通过打线接合(wire bonding)的方式使半导体元件能通过数条导线对外电连接,再以封装胶封装形成包覆所述导线架及所述半导体元件的封装体,令所述导线架的底面露出,且所述导线伸出于所述封装体外,因此省去了传统的导线架必须自侧边向外延伸形成数个用以对外电连接的引脚。相较于传统的芯片封装结构,qfn封装结构的体积更加轻巧,且生产成本低。
2、然而,在以封装胶进行封装的过程中,所述导线因机械强度不足而容易产生塌陷,导致整个芯片封装结构失去电性,进而降低整体制程的良率,且对于高功率器件的散热效果亦不佳。
技术实现思路
1、本专利技术的目的在于提供一种导线架,能在半导体元件封装的过程中避免导线塌陷的情形发生,并增强封装结构于散热时的效率。
2、本专利技术导线架,适用于封装半导体芯片,且所述半导体芯片具有至少一用于对外电连接的连接垫,所述导线架包含数个成纵横间隔交错的框条,及多个由任两相邻纵横间隔交错的框条界定形成的导线架组件,每一导线架组件包括:芯片设置单元、盖板单元,及连接单元。
3、所述芯片设置单元包括成平板状并供所述半导体芯片设置的芯片座。
4、所述盖板单元与所
5、所述连接单元具有用于连接所述盖板与所述芯片座的第一连接件,及用于连接所述至少一导引埠与所述盖板及所述芯片座的其中至少一者的至少一第二连接件
6、优选地,本专利技术导线架,其中,所述半导体芯片具有多个用于对外电连接的连接垫,所述盖板单元具有多个彼此间隔且可分别与所述连接垫对应电连接的导引埠。
7、本专利技术的另一目的,即在提供一种半导体元件的封装方法,无须进行打线的过程进而避免有导线塌陷的情形发生。
8、本专利技术半导体元件的封装方法,包含:导线架提供步骤、芯片设置步骤、封盖步骤、封胶步骤,及切割步骤。
9、所述导线架提供步骤提供如前所述的导线架。
10、所述芯片设置步骤是于其中至少一导线架组件的芯片座的顶面上设置具有至少一连接垫的半导体芯片,并令所述半导体芯片的连接垫朝向远离所述芯片座的一侧。
11、所述封盖步骤是弯折所述至少一导线架组件的所述连接单元以带动所述盖板单元及所述芯片设置单元的其中一者移动,令所述盖板单元的至少一导引埠与所述半导体芯片的至少一连接垫对位连接,并于所述盖板单元与所述芯片座间形成封胶空间。
12、所述封胶步骤是于所述封胶空间形成包覆所述半导体芯片的封胶层,而得到至少一半成品。
13、所述切割步骤是以激光方式切除所述至少一半成品的连接单元的所述至少一第二连接件,令所述至少一导引埠与所述盖板及所述芯片座彼此电性隔绝。
14、优选地,本专利技术半导体元件的封装方法,其中,所述切割步骤还以激光方式切除每一连接单元的所述第一连接件,以令所述芯片座与所述盖板彼此电性隔绝。
15、本专利技术的另一目的,即在提供一种半导体元件的封装方法,无须进行打线的过程进而避免有导线塌陷的情形发生。
16、本专利技术半导体元件的封装方法,包含:导线架提供步骤、芯片设置步骤、封盖步骤、封胶步骤,及切割步骤。
17、所述导线架提供步骤提供一如前所述的导线架。
18、所述芯片设置步骤是于其中至少一导线架组件的所述盖板单元设置具有至少一连接垫的半导体芯片,并令所述半导体芯片的所述至少一连接垫与相应的所述至少一导引埠彼此电连接。
19、所述封盖步骤是弯折每一导线架组件的所述连接单元以带动所述盖板单元及所述芯片设置单元的其中一者移动,令所述半导体芯片与所述芯片座连接,并于所述盖板单元与所述芯片座间形成封胶空间。
20、所述封胶步骤是于所述封胶空间形成包覆所述半导体芯片的封胶层,而得到至少一半成品。
21、所述切割步骤是以激光方式切除所述至少一半成品的连接单元的所述至少一第二连接件,令所述至少一导引埠与所述盖板及所述芯片座彼此电性隔绝。
22、优选地,本专利技术半导体元件的封装方法,其中,所述切割步骤还以激光方式切除每一连接单元的所述第一连接件,以令所述芯片座与所述盖板彼此电性隔绝。
23、本专利技术的另一目的,即在提供一种半导体元件的封装结构。
24、本专利技术半导体元件的封装结构,包含:芯片座单元、半导体芯片、盖板单元,及封胶层。
25、所述芯片座单元包括芯片座。
26、所述半导体芯片设置于所述芯片座的顶面,并具有至少一远离所述芯片座且供对外电连接的连接垫。
27、所述盖板单元与所述芯片座间隔地设置,并将所述半导体芯片夹设于所述盖板单元与所述芯片座间,所述盖板单元具有盖板,及至少一导引埠,其中,所述盖板与所述至少一导引埠彼此电性隔绝,且所述至少一导引埠与相应的所述至少一连接垫电连接。
28、所述封胶层填置于所述盖板单元与所述芯片座间,并包覆所述半导体芯片。
29、优选地,本专利技术半导体元件的封装结构,其中,所述半导体芯片具有多个连接垫,所述封装结构包含多个彼此电性独立的导引埠,且所述导引埠分别对应连接所述连接垫。
30、优选地,本专利技术半导体元件的封装结构,其中,还具有连接所述盖板与所述芯片座的第一连接件。
31、优选地,本专利技术半导体元件的封装结构,其中,所述盖板与所述芯片座彼此独立而不连接。
32、本专利技术的有益的效果在于:通过弯折所述连接单元而使所述盖板单元的所述至少一导引埠与所述半导体芯片的所述至少一连接垫彼此电连接,而可利用所述导引埠对外电连接,因此,无须进行打线制程,而可避免以往的封装制程中打线塌陷的情形发生,进而提升产品的良率,此外,所述盖板单元还能提升封装结构的散热效率。
本文档来自技高网...【技术保护点】
1.一种导线架,适用于封装半导体芯片,且所述半导体芯片具有至少一用于对外电连接的连接垫,所述导线架包含数个成纵横间隔交错的框条,及多个由任两相邻纵横间隔交错的框条界定形成的导线架组件,其特征在于:每一导线架组件包含:
2.根据权利要求1所述的导线架,其特征在于:所述半导体芯片具有多个用于对外电连接的连接垫,所述盖板单元具有多个彼此间隔且可分别与所述连接垫对应电连接的导引埠。
3.一种半导体元件的封装方法,其特征在于:包含:
4.根据权利要求3所述的半导体元件的封装方法,其特征在于:所述切割步骤还以激光方式切除每一连接单元的所述第一连接件,以令所述芯片座与所述盖板彼此电性隔绝。
5.一种半导体元件的封装方法,其特征在于:包含:
6.根据权利要求5所述的半导体元件的封装方法,其特征在于:所述切割步骤还以激光方式切除每一连接单元的所述第一连接件,令所述芯片座与所述盖板彼此电性隔绝。
7.一种半导体元件的封装结构,其特征在于:包含:
8.根据权利要求7所述的半导体元件的封装结构,其特征在于:所述半导体芯片
9.根据权利要求7所述的半导体元件的封装结构,其特征在于:还具有连接所述盖板与所述芯片座的第一连接件。
10.根据权利要求7所述的半导体元件的封装结构,其特征在于:所述盖板与所述芯片座彼此独立而不连接。
...【技术特征摘要】
1.一种导线架,适用于封装半导体芯片,且所述半导体芯片具有至少一用于对外电连接的连接垫,所述导线架包含数个成纵横间隔交错的框条,及多个由任两相邻纵横间隔交错的框条界定形成的导线架组件,其特征在于:每一导线架组件包含:
2.根据权利要求1所述的导线架,其特征在于:所述半导体芯片具有多个用于对外电连接的连接垫,所述盖板单元具有多个彼此间隔且可分别与所述连接垫对应电连接的导引埠。
3.一种半导体元件的封装方法,其特征在于:包含:
4.根据权利要求3所述的半导体元件的封装方法,其特征在于:所述切割步骤还以激光方式切除每一连接单元的所述第一连接件,以令所述芯片座与所述盖板彼此电性隔绝。
5.一种半导体元件的封装方...
【专利技术属性】
技术研发人员:韩乃智,刘忠鑫,黄泰豪,石逸群,
申请(专利权)人:华研伟福科技深圳有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。