具有占空比校正器的半导体装置制造方法及图纸

技术编号:40041280 阅读:18 留言:0更新日期:2024-01-16 19:46
本申请涉及具有占空比校正器的半导体装置。本文中公开一种设备,其包含:第一输入节点,其被供应有第一时钟信号;第一时钟路径,其经配置以输出经延迟第一时钟信号,所述第一时钟路径包含串联耦合的第一及第二延迟元件;第二时钟路径,其经配置以输出额外的经延迟第一时钟信号,所述第二时钟路径包含串联耦合的第三及第四延迟元件;第一混频器电路,其经配置以内插所述经延迟第一时钟信号及所述额外的经延迟第一时钟信号以将经调整时钟信号再现为所述第一时钟信号;及控制电路,其经配置以利用彼此不同的第一、第二、第三及第四代码控制所述第一、第二、第三及第四延迟元件的延迟量。

【技术实现步骤摘要】

本申请涉及具有占空比校正器的半导体装置


技术介绍

1、例如dram的半导体装置可包含用于将内部时钟信号的占空比保持在50%的占空比校正器(dcc)。然而,关于具有相当高频率的内部时钟信号,很难在保持原始频率的同时调整占空比。因此,关于具有相当高频率的内部时钟信号,有必要通过使用由对内部时钟信号进行分频产生的多个经分频时钟信号来调整占空比。


技术实现思路

1、本公开的实施例提供一种设备,其包括:第一输入节点,其被供应有第一时钟信号;第一时钟路径,其经配置以输出经延迟第一时钟信号,所述第一时钟路径包含串联耦合的第一及第二延迟元件;第二时钟路径,其经配置以输出额外的经延迟第一时钟信号,所述第二时钟路径包含串联耦合的第三及第四延迟元件;第一混频器电路,其经配置以内插所述经延迟第一时钟信号及所述额外的经延迟第一时钟信号以将经调整时钟信号再现为所述第一时钟信号;及控制电路,其经配置以利用彼此不同的第一、第二、第三及第四代码控制所述第一、第二、第三及第四延迟元件的延迟量。

2、本公开的另一实施例提供一种设备,本文档来自技高网...

【技术保护点】

1.一种设备,其包括:

2.根据权利要求1所述的设备,其中所述第一混频器电路的混频比是固定的。

3.根据权利要求2所述的设备,其中所述第一混频器电路的所述混频比是50%。

4.根据权利要求1所述的设备,其进一步包括第一计数器电路,

5.根据权利要求4所述的设备,

6.根据权利要求5所述的设备,

7.根据权利要求6所述的设备,

8.根据权利要求5所述的设备,

9.根据权利要求5所述的设备,

10.根据权利要求5所述的设备,其进一步包括第二计数器电路,

11.根据权利要求1...

【技术特征摘要】

1.一种设备,其包括:

2.根据权利要求1所述的设备,其中所述第一混频器电路的混频比是固定的。

3.根据权利要求2所述的设备,其中所述第一混频器电路的所述混频比是50%。

4.根据权利要求1所述的设备,其进一步包括第一计数器电路,

5.根据权利要求4所述的设备,

6.根据权利要求5所述的设备,

7.根据权利要求6所述的设备,

8.根据权利要求5所述的设备,

9.根据权利要求5所述的设备,

10.根据权利要求5所述的设备,其进一步包括第二计数器电路,

11.根据权利要求10所述的设备,

12.根据权利要求11所述的设备,

13.根据权利要求1所述的设备,其进一步包括:

14.一种设备,其包...

【专利技术属性】
技术研发人员:佐藤康夫
申请(专利权)人:美光科技公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1