半导体器件制造技术

一种半导体器件包括：衬底；与所述衬底垂直地间隔开的第一支撑体图案和第二支撑体图案，所述第二支撑体图案与所述第一支撑体图案垂直地间隔开；下电极孔，在所述衬底上垂直地延伸；下电极，位于所述下电极孔内部，接触所述第一支撑体图案和所述第二支撑体图案的侧壁，所述下电极包括第一层、第二层和第三层，所述第一层沿着所述下电极孔的侧壁的一部分和底表面设置，所述第二层位于所述第一层之间，所述第三层位于所述第一层的上表面和所述第二层的上表面上，所述第一层和所述第三层包括与所述第二层不同的材料，并且所述第三层的至少一部分的侧壁朝向所述第三层凹入，在所述垂直方向上与所述第二层交叠，并且在所述垂直方向上与所述第二层间隔开。

【技术实现步骤摘要】

本公开涉及半导体器件。

技术介绍

1、掩埋沟道阵列晶体管(bcat)可以包括掩埋在沟槽中的栅电极，以克服dram结构的短沟道效应。

2、随着半导体器件变得日益高度集成，各个电路图案开始采取精细图案的形式，以在同一区域中提供更多半导体器件。即，半导体器件的组件的设计规则正在减少。随着dram器件也被集成，电容器中的充电量已经稳定地减少。因此，用于增加存储在电容器中的电荷量和衰减泄漏特性的研究正在进行中。

技术实现思路

1、实施例涉及一种半导体器件，其包括：衬底；第一支撑体图案，所述第一支撑体图案在垂直方向上与所述衬底间隔开；第二支撑体图案，所述第二支撑体图案在所述垂直方向上与所述第一支撑体图案间隔开；下电极孔，所述下电极孔在所述衬底上在所述垂直方向上延伸；下电极，所述下电极位于在所述下电极孔内部，所述下电极与所述第一支撑体图案的侧壁和所述第二支撑体图案的侧壁中的每一者接触，所述下电极包括沿着所述下电极孔的侧壁的一部分和底表面设置的第一层、位于所述第一层之间的第二层以及位于所述第一层的上表面和所述第二本文档来自技高网...

【技术保护点】

1.一种半导体器件，所述半导体器件包括：

2.根据权利要求1所述的半导体器件，其中，随着所述第三层变得更邻近所述第二层，所述第三层的所述至少一部分在水平方向上的宽度连续增加。

3.根据权利要求1所述的半导体器件，其中，所述第一层的所述上表面和所述第二层的所述上表面中的每一者在所述第一支撑体图案与所述第二支撑体图案之间。

4.根据权利要求1所述的半导体器件，其中，所述第一层的所述上表面和所述第二层的所述上表面中的每一者在所述第二支撑体图案的下表面与所述第二支撑体图案的上表面之间。

5.根据权利要求1所述的半导体器件，其中，所述第一层的所述上表...

【技术特征摘要】

1.一种半导体器件，所述半导体器件包括：

2.根据权利要求1所述的半导体器件，其中，随着所述第三层变得更邻近所述第二层，所述第三层的所述至少一部分在水平方向上的宽度连续增加。

3.根据权利要求1所述的半导体器件，其中，所述第一层的所述上表面和所述第二层的所述上表面中的每一者在所述第一支撑体图案与所述第二支撑体图案之间。

4.根据权利要求1所述的半导体器件，其中，所述第一层的所述上表面和所述第二层的所述上表面中的每一者在所述第二支撑体图案的下表面与所述第二支撑体图案的上表面之间。

5.根据权利要求1所述的半导体器件，其中，所述第一层的所述上表面和所述第二层的所述上表面中的每一者在所述第一支撑体图案的下表面与所述第一支撑体图案的上表面之间。

6.根据权利要求1所述的半导体器件，其中，所述第一层的所述上表面和所述第二层的所述上表面在同一平面上。

7.根据权利要求1所述的半导体器件，其中，所述第二层的所述上表面低于所述第一层的所述上表面。

8.根据权利要求1所述的半导体器件，其中，所述第二层的所述上表面高于所述第一层的所述上表面。

9.根据权利要求1所述的半导体器件，其中，所述第一层和所述第三层包括相同的材料。

10.根据权利要求1所述的半导体器件，其中，所述下电极还包括在所述第三层下方并且位...

【专利技术属性】
技术研发人员：蔡弘植，金泰均，安智薰，李炫锡，赵基熙，崔在亨，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：