保险丝电路、系统和方法技术方案

本发明专利技术公开了一种保险丝电路，系统及方法，用于熔断保险丝，探测保险丝状态并减小流经保险丝的静态放电电流，其包括：保险丝，具有完整状态和熔断状态，其中当熔断电流流经所述保险丝后，所述保险丝处于所述熔断状态；第一晶体管，耦合于电源和所述保险丝之间；以及与所述第一晶体管互补的第二晶体管，所述第二晶体管耦合于所述保险丝和地之间；导通所述第一晶体管和所述第二晶体管，以使所述熔断电流流经所述保险丝，并且通过所述第一晶体管和所述第二晶体管减少流经所述保险丝的静态放电电流。

【技术实现步骤摘要】

本专利技术是关于一种电路保护系统，尤其是关于一种。
技术介绍
保险丝电路可用于多种半导体应用，例如，存储器设备或可编程逻辑设备。在应用 中，用于数据存储的存储器设备可包括保险丝电路。附图说明图1所示为传统保险丝电路100的方 框图。在图1中，晶体管104(例如，P沟道金属氧化物半导体场效应(PMOS)晶体管)耦 合于保险丝102的一端，用于响应于修调信号为保险丝102提供熔断电流IB。通常将修调 信号经由反相器110和112发送至晶体管104的栅极。晶体管104的源极连接至电源，用于 为晶体管104提供输入电压VDD。保险丝102的另一端连接至地。晶体管106(例如，PMOS 晶体管)耦合于保险丝102，用于为保险丝102提供读电流IK(IK < Ib)。将偏置电压VB提 供至晶体管106的栅极。将电源连接至晶体管106的源极，从而为晶体管106提供输入电 压VDD。此外，反相器108耦合于保险丝102，用于检测保险丝102上的压降，并根据该压降 输出信号。保险丝102具有完整状态和熔断状态。如果保险丝102已被熔断，保险丝102的 电阻值将会相对较高(例如，100千欧)；否则，保险丝102的电阻值将会相对较低(例如， 100欧)。即保险丝102可呈现出高阻态或短路状态。一旦发送修调信号至晶体管104，晶 体管104将被导通，从而使熔断电路Ib流经保险丝102，进而将保险丝102熔断。为了检测 保险丝102是处于熔断状态还是完整状态，晶体管106提供读电流Ik流经保险丝102。反 相器108根据保险丝102上的压降产生表示保险丝102当前状态的信号。如果保险丝102 上的压降低于预设值VTHK(例如，IV)，即可确认保险丝102处于完整状态，此时反相器108将 在输出端提供一个逻辑高信号；如果保险丝102上的压降高于预设值VTHK，即可确认保险丝 102处于熔断状态，此时反相器108将在输出端提供一个逻辑低信号。然而，流经保险丝102的静电放电电流可能导致保险丝102过热甚至熔断。当出 现静电放电现象时，处于不同电位的两点之间突然产生流经该两点的瞬时电流，即为静电 充电电流。静电放电现象可由静态电流产生。当两种材质互相摩擦时，可产生静态电流，例 如，当两种保险丝电路发生摩擦时，即可出现磨擦生电，从而导致保险丝两端的电位不同。 由此，产生静态放电电流流经保险丝。这样，保险丝有可能被永久损坏，从而导致探测到错 误的保险丝状态。此外，系统退化、周围温度的变化、供电电压的变化或者保险丝的老化会导致保险 丝102的电阻值发生变化。例如，熔断的保险丝的阻值有可能逐步减小，从而导致保险丝上 的压降可能低于预设值Vthk，进一步导致在输出端输出逻辑高信号。由此，针对保险丝电路 的不一致探测结果将导致误差，并降低系统的鲁棒性。
技术实现思路
本专利技术要解决的技术问题在于提供一种保险丝电路、系统提及方法，用于熔断保 险丝，同时其能够探测保险丝的状态，并对保险丝进行保护，从而提高保险丝应用电路的准 确性和可靠性。为解决上述技术问题，本专利技术提供了一种保险丝电路，其包括保险丝，具有完整 状态和熔断状态，其中当熔断电流流经所述保险丝后，所述保险丝处于所述熔断状态；第一 晶体管，耦合于电源和所述保险丝之间；以及第二晶体管，与所述第一晶体管互为互补晶体 管，其中所述第二晶体管耦合于所述保险丝和地之间；其中导通所述第一晶体管和所述第 二晶体管，以使所述熔断电流流经所述保险丝，并且通过所述第一晶体管和所述第二晶体 管减少流经所述保险丝的静态放电电流。本专利技术还提供了一种包括多个保险丝电路的电子系统，其包括多个并联耦合的 保险丝电路，每个所述保险丝电路至少包括保险丝，具有完整状态和熔断状态，其中当熔 断电流流经所述保险丝后，所述保险丝处于所述熔断状态；以及第一晶体管，耦合于所述保 险丝和地之间；耦合于电源和所述保险丝电路之间的第二晶体管，用于使所述熔断电流流 经每个所述保险丝电路中的所述保险丝，其中所述第二晶体管和所述第一晶体管为互补晶 体管，通过所述第一晶体管和所述第二晶体管减少流经所述保险丝的静电放电电流；以及 耦合于所述保险丝电路和所述第二晶体管的主控制器，用于控制所述保险丝电路和所述第 二晶体管。本专利技术还提供了一种应用于保险丝电路的方法，至少包括下列步骤导通互补的 第一晶体管和第二晶体管；使熔断电流流经串联耦合于所述第一晶体管和所述第二晶体管 之间的保险丝；根据所述熔断电流，熔断所述保险丝；以及关断所述第一晶体管和所述第 二晶体管，从而减少流经所述保险丝的静态放电电流。与现有技术相比，本专利技术提供了一种，通过将保险丝串行 耦合于两个互补晶体管之间，从而减小或阻断非期望的静电放电电流。此外，通过在不同环 境下调整流经保险丝的读电流，从而可以相对精确地探测保险丝的状态。以下结合附图和具体实施例对本专利技术的技术方案进行详细的描述，以使本专利技术的 特征和优点更为明显。其中图1所示为现有技术的传统保险丝电路的结构框图；图2所示为根据本专利技术的一个实施例的保险丝电路的结构框图；图3所示为根据本专利技术的另一个实施例的一个保险丝电路的结构框图；图4所示为根据本专利技术的一个实施例的保险丝电路的示意图；图5所示为根据本专利技术的一个实施例的一种包括多个保险丝电路的电路的结构框 图；图6所示为根据本专利技术的一个实施例的包括多个保险丝电路的用于保存数据的 固件的结构框图；图7所示为根据本专利技术的一个实施例的由保险丝电路所实施的方法流程图。具体实施例方式以下将对本专利技术的实施例给出详细的说明。虽然本专利技术将结合实施例进行阐述， 但应理解为这并非意指将本专利技术限定于这些实施例。相反，本专利技术旨在涵盖由后附权利要 求项所界定的本专利技术精神和范围内所定义的各种可选项、可修改项和等同项。此外，在以下对本专利技术的详细描述中，为了提供针对本专利技术的完全的理解，阐明了 大量的具体细节。然而，本领域技术人员将理解，没有这些具体细节，本专利技术同样可以实施。 在另外的一些实例中，对于大家熟知的方案、流程、元件和电路未作详细描述，以便于凸显 本专利技术之主旨。本专利技术提供了一种保险丝电路，用于将保险丝熔断，并探测保险丝的状态。有利的 是，通过将保险丝串联耦合于两个互补晶体管之间，从而减小或阻断非期望的静电放电电流。此外，耦合于保险丝的探测电路为保险丝提供一种可调的读电流，并根据保险丝 上的压降探测保险丝的状态。有利的是，通过在不同环境下调整该读电流，可以相对精确地 探测保险丝的状态。图2所示为根据本专利技术的一个实施例的保险丝电路200的结构框图。保险丝电路 200可以用于很多应用中。例如，保险丝电路200可作为修调电路，基于保险丝电路中保险 丝的阻值提供不同状态的信号(例如，数字信号)。保险丝的阻值可基于流经保险丝的电流 发生相应变化。然而，本专利技术并非仅限于此，该保险丝电路还可广泛应用于其他应用中。保险丝电路200包括保险丝202，其具有完整状态和熔断状态。在完整状态下，保 险丝202的阻值小于第一预设值(例如，100欧)。在一个实施例中，将保险丝熔断表示使 电流流经保险丝直至该保险丝熔化断裂。通过使熔断电流IB(例如，100毫安)流经保险丝 202，从而熔断保险丝202。在熔断状态下，保险丝202的阻值大于本文档来自技高网...

【技术保护点】
一种保险丝电路，其特征在于，所述保险丝电路至少包括：保险丝，具有完整状态和熔断状态，其中当熔断电流流经所述保险丝后，所述保险丝处于所述熔断状态；第一晶体管，耦合于电源和所述保险丝之间；以及第二晶体管，与所述第一晶体管互为互补晶体管，其中所述第二晶体管耦合于所述保险丝和地之间；其中导通所述第一晶体管和所述第二晶体管，以使所述熔断电流流经所述保险丝，并且通过所述第一晶体管和所述第二晶体管减少流经所述保险丝的静态放电电流。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：栗国星，陈松涛，
申请(专利权)人：凹凸电子武汉有限公司，
类型：发明
国别省市：83[中国|武汉]