【技术实现步骤摘要】
本专利技术涉及sic mosfet器件的芯片结构中的栅源电压过冲改进，具体涉及一种具有抑制栅源电压过冲片上集成结构的sic mosfet。
技术介绍
1、sic mosfet器件具有高频低损耗的显著优势，在电动汽车、光伏逆变器和充电桩等领域有十分广泛的应用。然而，sic mosfet极快的开关速度使得器件在开通和关断过程中极易产生栅源电压过冲的问题，导致sic mos栅氧承受极高的电压应力，长期使用过程中易出现栅氧性能退化甚至栅极损坏的现象。为了抑制开关过程中栅源电压过冲的问题，通常采用增大栅极驱动电阻以降低开关速度和在栅源电极之间外接稳压二极管等方法。增大栅极驱动电阻虽然有效缓解了开关过程中的电压过冲问题，但较长的开关时间不仅增大了开关损耗，而且无法充分发挥出sic mosfet高速开关的性能优势。同样地，在栅源电极之间外接稳压二极管会增大栅源之间的电容，降低sic mosfet的开关速度。此外，由于外接稳压二极管通常为型号固定的商用器件，其稳压性能、寄生电容等通常无法直接和sic mosfet形成最佳匹配，严重限制了sic mosfet器件性能的充分发挥。如图1和2中展示了两种常用的抑制sic mosfet快速开关过程中出现电压过冲的方法。
技术实现思路
1、有鉴于此，本专利技术的目的在于提供一种具有抑制栅源电压过冲片上集成结构的sic mosfet，通过在栅极和源极之间单片集成n-sic/p-sic/polysi结构，构建出两个背靠背的钳位二极管，其一为n-sic/p-sic
2、为解决以上技术问题，本专利技术提供一种具有抑制栅源电压过冲片上集成结构的sic mosfet，包括碳化硅外延层，其特征在于，所述碳化硅外延层上具有n个并联连接的mos元胞和至少一个片上集成结构，所述片上集成结构位于任意相邻两个mos元胞之间并且与之并联连接，所述片上集成结构包括三段横向通过离子注入所述碳化硅外延层形成的p型sic半导体区，所述p型sic半导体区包括p阱3、p阱1和p阱2，所述p阱1靠近栅极侧通过高浓度离子注入形成有p+2，所述p阱1上侧通过离子注入形成有n阱2，所述n阱2接触p+2形成n+p+结二极管，所述p阱2另一侧通过离子注入形成有与相邻一mos元胞紧邻的p+1，所述p阱3另一侧也通过离子注入形成有又一p+1，该p+1也与相邻的另一mos元胞紧邻，所述p阱3与所述p+2之间的碳化硅外延层上方设有多晶硅栅极，所述p+2上方接触淀积有polysi以形成p/polysi异质结二极管，所述polysi与所述多晶硅栅极之间连接有金属栅极，所述金属栅极内外侧淀积有绝缘的介质层3和介质层1，所述p阱1和所述p阱2上方同时淀积有介质层2，所述片上集成结构和所述mos元胞上淀积有金属源极，其中，所述n阱2上方欧姆接触与所述金属源极短接。
3、在一些实施例中作为优选地技术方案，所述多晶硅栅极下方的碳化硅外延层上具有一层栅氧层2，所述多晶硅栅极至少完全覆盖所述p+2和所述p阱3。
4、在一些实施例中作为优选地技术方案，所述介质层1和所述介质层2至少淀积在所述n阱2上方但不互连。
5、在一些实施例中作为优选地技术方案，所述n+p+结二极管具有n+p+结，所述n+p+结两侧的所述n阱2和所述p+2具有极高的离子掺杂浓度。
6、在一些实施例中作为优选地技术方案，所述polysi至少部分位于所述p+2上方并与之接触。
7、在一些实施例中作为优选地技术方案，所述p阱3、p阱1和p阱2均通过注入al离子b离子形成，所述n阱2通过注入p离子或n离子形成。
8、在一些实施例中作为优选地技术方案，所述mos元胞包括在所述碳化硅外延层上离子注入形成的两个所述p阱3，所述p阱3上侧通过离子注入形成有n阱1，所述n阱1不接触所述p阱3的侧面边缘，两个所述p阱3上方淀积有栅氧层1，所述栅氧层1上方淀积有多晶硅栅极，所述多晶硅栅极上方和侧面淀积有介质层4与金属源极隔绝，所述mos元胞上方被所述金属源极覆盖。
9、在一些实施例中作为优选地技术方案，相邻所述mos元胞的p阱3之间通过高浓度离子注入形成有p+1的jeeft区，与所述片上集成结构的p阱3相邻的所述mos元胞的p阱3之间也形成有p+1，与所述片上集成结构的p阱2相邻的所述mos元胞的p阱3之间也形成有p+1。
10、在一些实施例中作为优选地技术方案，还包括位于所述碳化硅外延层底部的n衬底，所述n衬底底部具有漏极。
11、与现有技术相比，本专利技术具有如下优点：
12、1、本专利技术利用sic mosfet元胞结构中的n-sic/p-sic结构，并构造p-sic/polysi异质结，可以简洁高效实现在栅源电极之间集成背靠背的钳位二极管。
13、2、本专利技术片上集成结构在单片集成n-sic/p-sic/polysi结构时，仅需在sicmosfet芯片版图设计中，将部分元胞结构中的栅极多晶硅直接和p-sic接触形成异质结二极管，并将p-sic旁边的n阱上的欧姆接触和源极金属短接，既可在版图局部形成n-sic/p-sic/polysi结构，实际实现方法简便可行，制造工艺简单，无需改变较大的生产工艺。
14、3、本专利技术的片上集成结构可同时实现sic mosfet栅源电极之间正向和反向过电压保护。
15、4、由于是自身存在片上结构本质特点仅需通过结构或工艺优化，即可实现sicmosfet与集成n-sic/p-sic/polysi结构性能的最佳匹配。
16、5、本专利技术的单片集成结构工艺实现和sic mosfet完全兼容，实现成本低，性能提升高。
本文档来自技高网...【技术保护点】
1.一种具有抑制栅源电压过冲片上集成结构的SiC MOSFET，包括碳化硅外延层，其特征在于，所述碳化硅外延层上具有n个并联连接的MOS元胞和至少一个片上集成结构，所述片上集成结构位于任意相邻两个MOS元胞之间并且与之并联连接，所述片上集成结构包括三段横向通过离子注入所述碳化硅外延层形成的P型SiC半导体区，所述P型SiC半导体区包括P阱3、P阱1和P阱2，所述P阱1靠近栅极侧通过高浓度离子注入形成有P+2，所述P阱1上侧通过离子注入形成有N阱2，所述N阱2接触P+2形成N+P+结二极管，所述P阱2另一侧通过离子注入形成有与相邻一MOS元胞紧邻的P+1，所述P阱3另一侧也通过离子注入形成有又一P+1，该P+1也与相邻的另一MOS元胞紧邻，所述P阱3与所述P+2之间的碳化硅外延层上方设有多晶硅栅极，所述P+2上方接触淀积有polySi以形成P/polySi异质结二极管，使得栅极与源极之间形成N+/P+/polySi两个背靠背的钳位二极管，所述polySi与所述多晶硅栅极之间连接有金属栅极，所述金属栅极内外侧淀积有绝缘的介质层3和介质层1，所述P阱1和所述P阱2上方同时淀积有介质层2
2.根据权利要求1所述的一种具有抑制栅源电压过冲片上集成结构的SiC MOSFET，其特征在于，所述多晶硅栅极下方的碳化硅外延层上具有一层栅氧层2，所述多晶硅栅极至少完全覆盖所述P+2和所述P阱3之间的N型半导体碳化硅层。
3.根据权利要求1所述的一种具有抑制栅源电压过冲片上集成结构的SiC MOSFET，其特征在于，所述介质层1和所述介质层2至少淀积在所述N阱2上方但不互连。
4.根据权利要求1所述的一种具有抑制栅源电压过冲片上集成结构的SiC MOSFET，其特征在于，所述N+P+结二极管具有N+P+结，所述N+P+结两侧的所述N阱2和所述P+2具有极高的离子掺杂浓度。
5.根据权利要求1所述的一种具有抑制栅源电压过冲片上集成结构的SiC MOSFET，其特征在于，所述polySi至少部分位于所述P+2上方并与之接触。
6.根据权利要求1所述的一种具有抑制栅源电压过冲片上集成结构的SiC MOSFET，其特征在于，所述P阱3、P阱1和P阱2均通过注入Al离子B离子形成，所述N阱2通过注入P离子或N离子形成。
7.根据权利要求1所述的一种具有抑制栅源电压过冲片上集成结构的SiC MOSFET，其特征在于，所述MOS元胞包括在所述碳化硅外延层上离子注入形成的两个所述P阱3，所述P阱3上侧通过离子注入形成有N阱1，所述N阱1不接触所述P阱3的侧面边缘，两个所述P阱3上方淀积有栅氧层1，所述栅氧层1上方淀积有多晶硅栅极，所述多晶硅栅极上方和侧面淀积有介质层4与金属源极隔绝，所述MOS元胞上方被所述金属源极覆盖；
8.根据权利要求1-7任一项所述的一种具有抑制栅源电压过冲片上集成结构的SiCMOSFET，其特征在于，还包括位于所述碳化硅外延层底部的N衬底，所述N衬底底部具有漏极。
...【技术特征摘要】
1.一种具有抑制栅源电压过冲片上集成结构的sic mosfet，包括碳化硅外延层，其特征在于，所述碳化硅外延层上具有n个并联连接的mos元胞和至少一个片上集成结构，所述片上集成结构位于任意相邻两个mos元胞之间并且与之并联连接，所述片上集成结构包括三段横向通过离子注入所述碳化硅外延层形成的p型sic半导体区，所述p型sic半导体区包括p阱3、p阱1和p阱2，所述p阱1靠近栅极侧通过高浓度离子注入形成有p+2，所述p阱1上侧通过离子注入形成有n阱2，所述n阱2接触p+2形成n+p+结二极管，所述p阱2另一侧通过离子注入形成有与相邻一mos元胞紧邻的p+1，所述p阱3另一侧也通过离子注入形成有又一p+1，该p+1也与相邻的另一mos元胞紧邻，所述p阱3与所述p+2之间的碳化硅外延层上方设有多晶硅栅极，所述p+2上方接触淀积有polysi以形成p/polysi异质结二极管，使得栅极与源极之间形成n+/p+/polysi两个背靠背的钳位二极管，所述polysi与所述多晶硅栅极之间连接有金属栅极，所述金属栅极内外侧淀积有绝缘的介质层3和介质层1，所述p阱1和所述p阱2上方同时淀积有介质层2，所述片上集成结构和所述mos元胞上淀积有金属源极，其中，所述n阱2上方欧姆接触与所述金属源极短接。
2.根据权利要求1所述的一种具有抑制栅源电压过冲片上集成结构的sic mosfet，其特征在于，所述多晶硅栅极下方的碳化硅外延层上具有一层栅氧层2，所述多晶硅栅极至少完全覆盖所述p+2和所述p阱3之间的n型半导体碳化硅层。
<...【专利技术属性】
技术研发人员：许一力，
申请(专利权)人：杭州谱析光晶半导体科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。