【技术实现步骤摘要】
本专利技术涉及半导体，具体涉及一种源极沟槽集成sbd超结sic mos及制备方法。
技术介绍
1、第三代半导体材料碳化硅具有带隙宽、击穿场强高、热导率高、饱和电子迁移速率高、物理化学性能稳定等特性，可适用于高温，高频，大功率和极端环境。碳化硅具有更大的禁带宽度和更高的临界击穿场强。相比同等条件下的硅功率器件，碳化硅器件的耐压程度约为硅材料的10倍。另外，碳化硅器件的电子饱和速率较高、正向导通电阻小、功率损耗较低，适合大电流大功率运用，降低对散热设备的要求。相对于其它第三代半导体(如gan)而言，碳化硅能够较方便的通过热氧化形成二氧化硅。sic具有独特的物理、化学及电学特性，是在高温、高频、大功率及抗辐射等极端应用领域极具发展潜力的半导体材料。而sic功率器件具有输入阻抗高、开关速度快、工作频率高耐高压等一系列优点，在开关稳压电源、高频以及功率放大器等方面取得了广泛的应用。
2、使用碳化硅材料制作的mos场效应晶体管功率器件比si器件能够承受更高的电压和更快的开关速度。对于常规si mos而言，其体二极管开启电压仅为0.7v左右，因此常用作mosfet反向偏置下的续流通道。但是sic材料禁带更宽，sic mosfet体二极管开启电压过高（2.7-3.0v），在反向偏置下难以起到续流保护mosfet的作用。在现有技术中，sic mosfet通常通过反并联肖特基二极管或jfet短路体二极管来增强器件续流能力，但两种方法均会占用额外的面积，使得芯片面积增大，或者通过分裂栅极在sic mos反向时控制续流通道开启，但是会导致栅
技术实现思路
1、本专利技术的目的是提供一种源极沟槽集成sbd超结sic mos及制备方法，该超结sicmos将肖特基二极管反并联在源极沟槽底部的两侧壁，肖特基二极管的开启电压远小于体二极管，在超结sic mos处于反向状态时肖特基二极管能够在较低的压降下开启，在不增加芯片面积的情况下起到反向续流作用，显著地提高了超结sic mos的反向能力。
2、一种源极沟槽集成sbd超结sic mos，包括：肖特基金属和p柱；
3、所述肖特基金属位于n-drift层与源极之间；
4、所述肖特基金属贴附于源极沟槽底部壁面并与源极邻接；
5、所述p柱位于所述肖特基金属下方并与所述肖特基金属、n-drift层和衬底邻接。
6、优选地，还包括：csl层；
7、所述csl层位于p-well层与所述n-drift层之间；
8、所述csl层与所述肖特基金属、所述p-well层和所述n-drift层邻接。
9、优选地，还包括：p+屏蔽层；
10、所述p+屏蔽层位于所述肖特基金属下方并与所述肖特基金属和所述p柱邻接。
11、优选地，所述csl层的掺杂浓度为1016cm-3至8×1016cm-3。
12、优选地，所述p+屏蔽层的掺杂浓度为1019cm-3至1020cm-3。
13、优选地，所述p+屏蔽层的厚度为0.5um。
14、优选地，所述csl层的厚度为0.4um至0.6um。
15、优选地，还包括：源极、漏极、栅极、衬底、n-drift层、p-well层、p+区和n+区；
16、所述漏极位于所述衬底下方；
17、所述衬底位于所述p柱和所述n-drift层下方；
18、所述n-drift层位于所述p-well层下方；
19、所述p-well层位于所述n+区下方；
20、所述n+区位于所述源极下方；
21、所述p+区位于所述源极下方并与所述n+区、所述p-well层和所述n-drift层邻接；
22、所述源极位于所述栅极、所述n+区和所述p+区上方；
23、所述栅极位于所述n+区、所述n-drift层和所述p+区两侧。
24、一种源极沟槽集成sbd超结sic mos制备方法，包括：
25、在衬底上方外延形成p柱、n-drift层、p-well层和n+区；
26、在所述n+区和所述p-well层中离子注入形成p+区；
27、蚀刻所述n+区、所述p-well层和所述n-drift层的两侧，在所述p+区和n-drift层上蚀刻通孔，在所述p柱上层蚀刻沟槽，所述沟槽与所述通孔连接，在p柱上层离子注入形成p+屏蔽层；
28、在所述n+区、所述p-well层和所述n-drift层的两侧沉积栅极，在所述n+区、p+区和n-drift层上方沉积ild层；
29、在沟槽底部沉积肖特基金属；
30、沉积源极和漏极。
31、优选地，所述在衬底上方外延形成p柱、n-drift层、p-well层和n+区，还包括：
32、在形成所述p-well层和所述n+区之前，在n-drift层和p柱上方外延形成csl层。
33、本专利技术在源极沟槽底部的两侧壁面上沉积了肖特基金属，相较于现有技术中在平面上反并联肖特基二极管具有更小的芯片面积，并且源极两侧的肖特基金属比源极单侧的肖特基金属的反向电流更大，本专利技术还引入了csl层与肖特基金属邻接，用于降低导通电阻，并且高浓度掺杂的csl层能够与肖特基金属形成更好的肖特基接触，由于源极沟槽下方的电场强度大，本专利技术在源极沟槽下方设置了p+屏蔽层，用于屏蔽源极和漏极之间的通道，减小漏电，并且p+屏蔽层能够改善漂移层内的电场分布，缓解栅极下方的电场尖峰，保护栅极氧化层，显著提高了超结sic mos的可靠性。
本文档来自技高网...【技术保护点】
1.一种源极沟槽集成SBD超结SiC MOS，其特征在于，包括：肖特基金属和P柱；
2.根据权利要求1所述的一种源极沟槽集成SBD超结SiC MOS，其特征在于，还包括：CSL层；
3.根据权利要求1所述的一种源极沟槽集成SBD超结SiC MOS，其特征在于，还包括：P+屏蔽层；
4.根据权利要求2所述的一种源极沟槽集成SBD超结SiC MOS，其特征在于，所述CSL层的掺杂浓度为1016 cm-3至8×1016cm-3。
5.根据权利要求3所述的一种源极沟槽集成SBD超结SiC MOS，其特征在于，所述P+屏蔽层的掺杂浓度为1019 cm-3至1020cm-3。
6.根据权利要求3所述的一种源极沟槽集成SBD超结SiC MOS，其特征在于，所述P+屏蔽层的厚度为0.5um。
7.根据权利要求2所述的一种源极沟槽集成SBD超结SiC MOS，其特征在于，所述CSL层的厚度为0.4um至0.6um。
8.根据权利要求1所述的一种源极沟槽集成SBD超结SiC MOS，其特征在于，还包括：源极、漏极、栅
9.一种源极沟槽集成SBD超结SiC MOS制备方法，其特征在于，包括：
10.根据权利要求9所述的一种源极沟槽集成SBD超结SiC MOS制备方法，其特征在于，所述在衬底上方外延形成P柱、N-drift层、P-well层和N+区，还包括：
...【技术特征摘要】
1.一种源极沟槽集成sbd超结sic mos，其特征在于，包括：肖特基金属和p柱；
2.根据权利要求1所述的一种源极沟槽集成sbd超结sic mos，其特征在于，还包括：csl层；
3.根据权利要求1所述的一种源极沟槽集成sbd超结sic mos，其特征在于，还包括：p+屏蔽层；
4.根据权利要求2所述的一种源极沟槽集成sbd超结sic mos，其特征在于，所述csl层的掺杂浓度为1016 cm-3至8×1016cm-3。
5.根据权利要求3所述的一种源极沟槽集成sbd超结sic mos，其特征在于，所述p+屏蔽层的掺杂浓度为1019 cm-3至1020cm-3。
6.根据权利要求3所述的一种...
【专利技术属性】
技术研发人员：乔凯，
申请(专利权)人：深圳天狼芯半导体有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。