【技术实现步骤摘要】
本申请属于功率器件，尤其涉及一种抗雪崩平面超结mosfet及其制备方法、芯片。
技术介绍
1、平面超结金氧半场效晶体管（super junction metal-oxide- semiconductorfield-effect transistor，sjmosfet）以其优异的耐高压性能，被广泛应用到许多电气领域。可靠性日益成为超结mosfet（sj-mos）设计中的一个重要问题，非箝位电感开关（uis）过程中的失效机理和改善一直是sj-mos可靠性的研究重点，uis常被用来评价sj mos的抗雪崩能力。雪崩是sj mos在实际应用中经常遇到的关键工作条件，因此，提高sj mos的抗雪崩能力对于提高其可靠性具有重要意义。
技术实现思路
1、为了解决上述技术问题，本申请实施例提供了一种抗雪崩平面超结mosfet及其制备方法、芯片，旨在提升平面超结mosfet器件的抗雪崩能力以及鲁棒性。
2、本申请实施例第一方面提供了一种抗雪崩平面超结mosfet，包括：
3、n型衬底；
4、第一p柱、n型漂移层、第二p柱，形成于所述n型衬底的正面；其中，所述n型漂移层位于所述第一p柱与所述第二p柱之间；
5、第一p型基区、第二p型基区，所述第一p型基区形成于所述第一p柱上，所述第二p型基区形成于所述第二p柱上；
6、缓冲区，形成于所述n型漂移层上，且位于所述第一p型基区与所述第二p型基区之间；
7、第一介质层、第二介质层，所述第
8、第一n型源区、第二n型源区，所述第一n型源区和所述第二n型源区为t型结构，所述第一n型源区的垂直部位于所述第一介质层的凹槽内，且所述第一n型源区的水平部与所述第一p型基区接触，所述第二n型源区的垂直部位于所述第二介质层的凹槽内，且所述第二n型源区的水平部与所述第二p型基区接触；
9、栅极介质层、栅极多晶硅层，所述栅极介质层形成于所述缓冲区、所述第一p型基区、所述第二p型基区上，且所述栅极介质层包裹所述栅极多晶硅层；
10、源极层，形成于所述第一n型源区、所述第二n型源区、所述第一p型基区、所述第二p型基区以及所述栅极介质层的部分区域上；
11、漏极层，形成于所述n型衬底的背面。
12、在一些实施例中，所述第一介质层与所述第二介质层由高k介质材料制备。
13、在一些实施例中，所述第一介质层与所述第二介质层为氧化铪材料或者氧化硅材料。
14、在一些实施例中，所述缓冲区为n型3c-sic材料。
15、在一些实施例中，所述第一p型基区和所述第二p型基区为p型3c-sic材料。
16、在一些实施例中，所述第一n型源区的水平部的两端分别与所述第一p型基区接触；和/或
17、所述第二n型源区的水平部的两端分别与所述第二p型基区接触。
18、在一些实施例中，所述第一n型源区和所述第二n型源区的垂直部为梯形结构。
19、在一些实施例中，所述第一n型源区和所述第二n型源区的垂直部的宽度在所述漏极层向所述源极层的方向上逐渐增加。
20、本申请实施例第二方面还提供了一种抗雪崩平面超结mosfet的制备方法，所述制备方法包括：
21、在n型衬底的正面外延生成n型漂移区；
22、在所述n型漂移区的部分区域采用挖槽和外延工艺形成第一p柱、n型漂移层、第二p柱；其中，所述n型漂移层位于所述第一p柱与所述第二p柱之间；
23、在所述第一p柱、所述n型漂移层、所述第二p柱上继续外延生长n型缓冲材料，并在所述n型缓冲材料的部分区域注入p型掺杂离子形成第一p型基区、第二p型基区、缓冲区；其中，所述第一p型基区形成于所述第一p柱上，所述第二p型基区形成于所述第二p柱上，所述缓冲区位于所述第一p型基区与所述第二p型基区之间；
24、分别在所述第一p型基区、所述第二p型基区上的部分区域进行刻蚀形成第一凹槽和第二凹槽，并在所述第一凹槽的底部和侧壁形成第一介质层，在所述第二凹槽的底部和侧壁形成第二介质层；
25、在所述第一介质层的凹槽内形成第一n型源区，在所述第二介质层的凹槽内形成第二n型源区；所述第一n型源区和所述第二n型源区为t型结构，所述第一n型源区的垂直部位于所述第一介质层的凹槽内，且所述第一n型源区的水平部与所述第一p型基区接触，所述第二n型源区的垂直部位于所述第二介质层的凹槽内，且所述第二n型源区的水平部与所述第二p型基区接触；
26、在所述栅极介质层上淀积多晶硅材料形成栅极多晶硅层，并继续外延生长栅氧材料形成包裹所述栅极多晶硅层的所述栅极介质层；
27、所述第一n型源区、所述第二n型源区、所述第一p型基区、所述第二p型基区以及所述栅极介质层的部分区域上形成源极层，并在所述n型衬底的背面形成漏极层。
28、本申请实施例第三方面还提供了一种芯片，包括如上述任一项实施例所述的抗雪崩平面超结mosfet。
29、本申请实施例的有益效果：通过在第一p型基区与第一n型源区之间设置凹形的第一介质层，在第二p型基区与第二n型源区之间设置凹形的第二介质层，并且第一n型源区和第二n型源区为t型结构，第一n型源区的垂直部位于第一介质层的凹槽内，且第一n型源区的水平部与第一p型基区接触，第二n型源区的垂直部位于第二介质层的凹槽内，且第二n型源区的水平部与第二p型基区接触，从而抑制器件内寄生的bjt导通，抑制了n型源区和p型基区之间的导通，提升了平面sj mos的抗雪崩能力和可靠性。
本文档来自技高网...【技术保护点】
1.一种抗雪崩平面超结MOSFET，其特征在于，包括：
2.如权利要求1所述的抗雪崩平面超结MOSFET，其特征在于，所述第一介质层与所述第二介质层由高k介质材料制备。
3.如权利要求1所述的抗雪崩平面超结MOSFET，其特征在于，所述第一介质层与所述第二介质层为氧化铪材料或者氧化硅材料。
4.如权利要求1所述的抗雪崩平面超结MOSFET，其特征在于，所述缓冲区为N型3C-SiC材料。
5. 如权利要求1所述的抗雪崩平面超结MOSFET，其特征在于，所述第一P型基区和所述第二P型基区为P型3C-SiC材料。
6.如权利要求1所述的抗雪崩平面超结MOSFET，其特征在于，所述第一N型源区的水平部的两端分别与所述第一P型基区接触；和/或
7.如权利要求1-6任一项所述的抗雪崩平面超结MOSFET，其特征在于，所述第一N型源区和所述第二N型源区的垂直部为梯形结构。
8.如权利要求1-6任一项所述的抗雪崩平面超结MOSFET，其特征在于，所述第一N型源区和所述第二N型源区的垂直部的宽度在所述漏极层向所述源
9.一种抗雪崩平面超结MOSFET的制备方法，其特征在于，所述制备方法包括：
10.一种芯片，其特征在于，包括如权利要求1-8任一项所述的抗雪崩平面超结MOSFET。
...【技术特征摘要】
1.一种抗雪崩平面超结mosfet，其特征在于，包括：
2.如权利要求1所述的抗雪崩平面超结mosfet，其特征在于，所述第一介质层与所述第二介质层由高k介质材料制备。
3.如权利要求1所述的抗雪崩平面超结mosfet，其特征在于，所述第一介质层与所述第二介质层为氧化铪材料或者氧化硅材料。
4.如权利要求1所述的抗雪崩平面超结mosfet，其特征在于，所述缓冲区为n型3c-sic材料。
5. 如权利要求1所述的抗雪崩平面超结mosfet，其特征在于，所述第一p型基区和所述第二p型基区为p型3c-sic材料。
6.如权利要求1所述的抗雪崩平...
【专利技术属性】
技术研发人员：贺俊杰，
申请(专利权)人：深圳天狼芯半导体有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。