半导体装置制造方法及图纸

一种半导体装置，包括垂直配置在第一底鳍结构上方的第一组半导体层和垂直配置在第二底鳍结构上方的第二组半导体层，设置在基板上方的隔离绝缘层，包括设置在第一组半导体层和第二组半导体层之间的介电层的壁鳍，以及栅极结构。栅极结构包括环绕第一组半导体层中的每一个的第一栅极介电层，以及环绕第二组半导体层中的每一个的第二栅极介电层、设置在第一栅极介电层上方的多个第一导电层，以及设置在第二栅极介电层上方的多个第二导电层，以及设置在第一导电层和第二导电层上方的栅电极。在第一导电层和第二导电层上方的栅电极。在第一导电层和第二导电层上方的栅电极。

【技术实现步骤摘要】
半导体装置


[0001]本技术涉及半导体装置，尤其涉及场效晶体管装置。

技术介绍

[0002]随着半导体产业为了追求更高的装置密度、更高的性能和更低的成本而进入纳米技术工艺节点，制造和设计问题的挑战导致了三维设计的发展，例如鳍式场效晶体管(鳍式FET)或全绕式栅极(GAA)场效晶体管。鳍式场效晶体管装置通常包括具有高深宽比并且其中形成半导体晶体管装置的通道和源/漏极区的半导体鳍，并且全绕式栅极场效晶体管装置包括作为通道区的半导体纳米片或纳米线以及围绕每一个通道区的栅极结构。金属栅极结构用于生产更快、更可靠和更好控制的半导体晶体管装置。

技术实现思路

[0003]本公开的目的在于提出一种半导体装置，以解决上述至少一个问题。
[0004]为实现上述目的，本公开采用如下技术方案：
[0005]根据本公开的一个方面，提供一种半导体装置，包括：一第一组半导体层，垂直配置在一第一底鳍结构上方，一第二组半导体层，垂直配置在一第二底鳍结构上方；一隔离绝缘层，设置在一基板上方；一壁鳍，包括设置在该第一组半导体层和该第二组半导体层之间的多个介电层；以及一栅极结构，其中该栅极结构包括：一第一栅极介电层，环绕该第一组半导体层中的每一个，以及一第二栅极介电层，环绕该第二组半导体层中的每一个；多个第一导电层，设置在该第一栅极介电层上方，以及多个第二导电层，设置在该第二栅极介电层上方；以及一栅电极，设置在多个所述第一导电层和多个所述第二导电层上方。
[0006]根据本公开其中的一个实施方式，多个所述第一导电层和多个所述第二导电层被该壁鳍分开。
[0007]根据本公开其中的一个实施方式，该栅电极设置在该壁鳍上。
[0008]根据本公开其中的一个实施方式，该壁鳍包括一第一部分和一第二部分，且该第二部分的一顶部低于该第一部分的一顶部。
[0009]根据本公开其中的一个实施方式，该栅电极设置在该壁鳍的该第二部分上。
[0010]根据本公开其中的一个实施方式，该壁鳍的该第一部分被一层间介电层覆盖。
[0011]根据本公开其中的一个实施方式，还包括：一第一源/漏极外延层，与该第一组半导体层接触；以及一第二源/漏极外延层，与该第二组半导体层接触，其中该第一源/漏极外延层和该第二源/漏极外延层由该壁鳍隔开。
[0012]根据本公开其中的一个实施方式，该壁鳍包括：一下介电层；以及一上介电层，设置在该下介电层上方并且由与该下介电层不同的材料制成，并且该上介电层包括一介电材料，该介电材料的介电常数高于该下介电层和该隔离绝缘层的介电常数。
[0013]根据本公开其中的一个实施方式，该上介电层包括二氧化铪(HfO2)、硅氧化铪(HfSiO)、氮氧硅化铪(HfSiON)、氧化铪钽(HfTaO)、氧化铪钛(HfTiO)、氧化铪锆(HfZrO)、氧
化锆、氧化铝、氧化钛或二氧化铪
‑
氧化铝(HfO2‑
Al2O3)合金。
[0014]根据本公开其中的一个实施方式，该下介电层包括氮化硅、氮氧化硅、碳氧化硅(SiOC)或氮碳氧化硅(SiOCN)。
附图说明
[0015]由以下的详细叙述配合所附附图，可更加理解本公开实施例的观点。应注意的是，依据在业界的标准做法，各种特征并未按照比例绘制。事实上，为了讨论的清晰，可任意地放大或缩小各种特征的尺寸。
[0016]图1、图2、图3、图4、图5、图6、图7、图8A、图8B和图9显示根据本公开实施例的半导体场效晶体管装置的顺序制造操作的各个阶段。
[0017]图10A、图10B和图10C显示根据本公开实施例的半导体场效晶体管装置的顺序制造操作的各个阶段之一。
[0018]图11和图12显示根据本公开实施例的半导体场效晶体管装置的顺序制造操作的各个阶段。
[0019]图13A和图13B显示根据本公开实施例的半导体场效晶体管装置的顺序制造操作的各个阶段之一。
[0020]图14A和图14B显示根据本公开实施例的半导体场效晶体管装置的顺序制造操作的各个阶段之一。
[0021]图15A和图15B显示根据本公开的其他实施例的半导体场效晶体管装置的顺序制造操作的各个阶段中之一。
[0022]图16A和图16B显示根据本公开的其他实施例的半导体场效晶体管装置的顺序制造操作的各个阶段中之一。
[0023]图17A和图17B显示根据本公开实施例的半导体场效晶体管装置的顺序制造操作的各个阶段之一。
[0024]图18A、图18B和图18C显示根据本公开实施例的半导体场效晶体管装置的顺序制造操作的各个阶段之一。
[0025]图19、图20、图21、图22、图23、图24、图25和图26显示根据本公开实施例的半导体场效晶体管装置的顺序制造操作的各个阶段。
[0026]图27A、图27B和图27C显示根据本公开实施例的半导体场效晶体管装置的顺序制造操作的各个阶段之一。
[0027]图28A和图28B显示根据本公开实施例的半导体场效晶体管装置的顺序制造操作的各个阶段之一。
[0028]图29A、图29B、图30A和图30B显示根据本公开实施例的半导体场效晶体管装置的各种视图。
[0029]附图标记如下：
[0030]10:基板
[0031]12:底部结构
[0032]14:通道区
[0033]15:硬掩模图案
[0034]20:第一半导体层
[0035]25:第二半导体层
[0036]29:鳍结构
[0037]30:第一介电层
[0038]32:第一间隙
[0039]35:第二介电层
[0040]35
‑
1,40
‑
1:第一层
[0041]35
‑
2,40
‑
2:第二层
[0042]37:第二间隙
[0043]40:第三介电层
[0044]45:栅极介电层
[0045]50:壁鳍结构
[0046]60:牺牲栅极结构
[0047]62:牺牲栅极介电层
[0048]64:牺牲栅极电极层
[0049]65:栅极侧壁间隔物
[0050]66A:第一硬掩模层
[0051]66B:第二硬掩模层
[0052]70:鳍衬垫层
[0053]79:源/漏极间隙
[0054]80:源/漏极外延层
[0055]82:内间隔物
[0056]89,109:栅极间隙
[0057]90:层间介电层
[0058]92:绝缘衬垫层
[0059]94:主层间介电层
[0060]96:附加介电层
[0061]99:填充材料层
[0062]101:界面层
[0063]102:栅极介电层
[0064]104:导电层
[00本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，其特征在于，包括：一第一组半导体层，垂直配置在一第一底鳍结构上方，一第二组半导体层，垂直配置在一第二底鳍结构上方；一隔离绝缘层，设置在一基板上方；一壁鳍，包括设置在该第一组半导体层和该第二组半导体层之间的多个介电层；以及一栅极结构，其中该栅极结构包括：一第一栅极介电层，环绕该第一组半导体层中的每一个，以及一第二栅极介电层，环绕该第二组半导体层中的每一个；多个第一导电层，设置在该第一栅极介电层上方，以及多个第二导电层，设置在该第二栅极介电层上方；以及一栅电极，设置在多个所述第一导电层和多个所述第二导电层上方。2.如权利要求1所述的半导体装置，其特征在于，多个所述第一导电层和多个所述第二导电层被该壁鳍分开。3.如权利要求1或2所述的半导体装置，其特征在于，该栅电极设置在该壁鳍上。4.如权利要求1或2所述的半导体装置，其特征在于，该壁鳍包括一第一部分和一第...

【专利技术属性】
技术研发人员：戴安闳，陈嘉伟，邱诗航，卢昱宏，陈蕙祺，游国丰，陈建豪，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：新型
国别省市：