半导体封装结构及焊线方法技术

本发明专利技术实施例提供一种半导体封装结构和焊线方法，半导体封装结构包括：第一打线连接区域，第一打线连接区域上设置有第一焊垫；第二打线连接区域，第二打线连接区域上设置有第二焊垫；焊线，包括第一焊线，连接于第一焊垫和第二焊垫之间；第一焊线具有下压部，以及连接于下压部和第一焊垫之间的第一线段；其中，下压部到第二打线连接区域所在平面之间的距离为第一高度，第一高度小于

【技术实现步骤摘要】
半导体封装结构及焊线方法


[0001]本专利技术涉及半导体焊线
，尤其涉及一种半导体封装结构及一种焊线方法
。

技术介绍

[0002]焊线是半导体封装工艺中的一个重要步骤，在焊线工艺中，通过控制焊线工具例如劈刀的走势将焊线焊接到相应的焊垫上，以实现不同焊垫之间的电性连接
。
随着技术飞速发展，半导体产品向小型化的方向发展，因此半导体封装产品上的焊线之间的间隙越来越小
。
对于现有的焊线结构，焊线间距较小时焊线工具或者在后形成的焊线可能会对在先焊接好的焊线造成碰线
、
挤压或者弯曲，严重的弯曲将会导致被挤压焊线与其他焊线碰线，碰线后造成短路，更严重地将导致产品报废
。
[0003]因此，亟需提供一种半导体封装结构以解决现有焊线结构容易碰线的问题
。

技术实现思路

[0004]因此，为克服现有技术中的至少部分缺陷，本专利技术实施例提供了一种半导体封装结构及焊线方法，能够避免碰线问题的发生，提高产品质量和良率
。
[0005]本专利技术的一个实施例提供一种半导体封装结构，包括：第一打线连接区域，所述第一打线连接区域上设置有第一焊垫；第二打线连接区域，所述第二打线连接区域上设置有第二焊垫；焊线，包括第一焊线，连接于所述第一焊垫和所述第二焊垫之间；所述第一焊线具有下压部，以及连接于所述下压部和所述第一焊垫之间的第一线段；其中，所述下压部到所述第二打线连接区域所在平面之间的距离为第一高度，所述第一高度小于
>400
μ
m
；所述第一焊线在所述第二打线连接区域所在平面上的正投影的长度为第一长度，所述第一线段在所述第二打线连接区域所在平面上的正投影的长度为第二长度，所述第二长度为所述第一长度的
20
％～
80
％
。
[0006]本专利技术一个实施例提供一种焊线方法，应用于待焊线结构，所述待焊线结构包括：第一打线连接区域，所述第一打线连接区域上设置有第一焊垫；第二打线连接区域，所述第二打线连接区域上设置有第二焊垫；所述第一焊垫与所述第二焊垫之间的连线在所述第二打线连接区域上的投影长度为第一长度；所述焊线方法包括：在所述第一焊垫和所述第二焊垫之间形成第一焊线，并在所述第一焊线上形成下压部，其中所述下压部到所述第二打线连接区域所在平面之间的距离为第一高度，所述第一高度小于
400
μ
m
；所述下压部与所述第一焊垫之间的连线在所述第二打线连接区域所在平面的正投影的长度第二长度，所述第二长度为所述第一长度的
20
％～
80
％
。
[0007]本专利技术上述实施例至少具有如下一个或多个有益效果：本专利技术实施例提供的半导体封装结构和焊线方法，通过在第一焊线上形成下压部，通过控制下压部的高度以及形成位置，使得第一焊线在下压部位置较低，在后续焊接其他焊线的工艺中，第一焊线不易被其他焊线挤压或碰撞导致碰线问题的发生，因此可以降低碰线短路的风险，提高产品良率
。
附图说明
[0008]下面将结合附图，对本专利技术的具体实施方式进行详细的说明
。
[0009]图1为本专利技术一个实施例中半导体封装结构的立面结构示意图
。
[0010]图2为本专利技术另一个实施例中半导体封装结构的立面结构示意图
。
[0011]图3为图2所示的半导体封装结构的俯视结构示意图
。
[0012]图4为本专利技术又一个实施中半导体封装结构的立面结构示意图
。
[0013]图5为图4所示的半导体封装结构的俯视结构示意图
。
[0014]图6为本专利技术再一个实施中半导体封装结构的俯视结构示意图
。
[0015]图7为图6所示的半导体封装结构的立面结构示意图
。
[0016]图8为图6所示半导体封装结构的一个具体实施例的俯视结构示意图
。
[0017]图9为图8所示半导体封装结构的立面结构示意图
。
[0018]图
10
本专利技术一个实施例中半导体封装结构的原理解释图
。
[0019]图
11
为本专利技术又再一个实施例中半导体封装结构的俯视结构示意图
。
[0020]图
12
为本专利技术还一个实施例中半导体封装结构的俯视结构示意图
。
[0021]图
13
为本专利技术另再一个实施例中半导体封装结构的俯视结构示意图
。
[0022]图
14
为本专利技术另又一个实施例中半导体封装结构的俯视结构示意图
。
[0023]图
15
为图
14
所示半导体封装结构更具体的实施例的俯视结构示意图
。
[0024]图
16
为图
15
所示的半导体封装结构的立面结构示意图
。
[0025]【
附图标记说明
】
[0026]100
：半导体封装结构；
101
：第一打线连接区域；
102
：第二打线连接区域；
S
’
：第二打线连接区域所在平面；
10
：载体；
11
：第一载体；
12
：第二载体；
21
：第一焊垫；
22
：第二焊垫；
23
：第三焊垫；
24
：第四焊垫；
25
：第五焊垫；
26
：第六焊垫；
30
：焊线；
31
：第一焊线；
311
：下压部；
312
：第一线段；
313
：第二线段；
32
：第二焊线；
200
：劈刀；
h1
：第一高度；
h2
：第二高度；
L1
：第一长度；
L2
：第二长度；
L3
：第三长度；
L4
：第四长度；
L5
：第五长度；
L6
：第六长度；
X1
：第一参考线；
X2
：第二参考线；
X21
：交叉点；
PL1
：第一投影线；
X3
：第四焊垫到第一投影线的垂线；
P1
：垂足；
L7
：垂足距离
。
具体实施方式
[0027]为使本专利技术的上述目的
、
特征和优点能够更加明显易懂，下面结合附图对本专利技术的具体实施方式做详细的说明
。
[0028]为了使本领域普通技术人员更好本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种半导体封装结构，其特征在于，包括：第一打线连接区域，所述第一打线连接区域上设置有第一焊垫；第二打线连接区域，所述第二打线连接区域上设置有第二焊垫；焊线，包括第一焊线，连接于所述第一焊垫和所述第二焊垫之间；所述第一焊线具有下压部，以及连接于所述下压部和所述第一焊垫之间的第一线段；其中，所述下压部到所述第二打线连接区域所在平面之间的距离为第一高度，所述第一高度小于
400
μ
m
；所述第一焊线在所述第二打线连接区域所在平面上的正投影的长度为第一长度，所述第一线段在所述第二打线连接区域所在平面上的正投影的长度为第二长度，所述第二长度为所述第一长度的
20
％～
80
％
。2.
如权利要求1所述的半导体封装结构，其特征在于，所述第一打线连接区域上还设置有与所述第一焊垫相邻的第三焊垫；所述第二打线连接区域上还设置有与所述第三焊垫相对的第四焊垫；所述第四焊垫位于所述第二焊垫靠近所述第一焊垫的一侧；所述第三焊垫和所述第四焊垫用于通过第二焊线连接
。3.
如权利要求2所述的半导体封装结构，其特征在于，所述第四焊垫与所述第三焊垫的连线在所述第二打线连接区域所在平面上的正投影的长度为第三长度，所述第二长度与所述第三长度之差为
‑
200
μ
m
～
200
μ
m。4.
如权利要求2所述的半导体封装结构，其特征在于，所述第一焊垫与所述第三焊垫之间的连线为第一参考线；所述第四焊垫与所述第一参考线的最短连线在所述第二打线连接区域所在平面上的正投影的长度为第四长度；所述下压部与所述第一参考线的最短连线在所述第二打线连接区域所在平面上的正投影长度为第五长度，所述第五长度与所述第四长度之差为
‑
200
μ
m
～
200
μ
m。5.
如权利要求2所述的半导体封装结构，其特征在于，所述第一焊线在所述第二打线连接区域所在平面的正投影为第一投影线；所述第四焊垫到所述第一投影线的垂线与所述第一投影线相交于第一垂足，所述第一垂足与所述第一焊垫的连线在所述第二打线连接区域所在平面上的正投影的长度为垂足距离，所述第二长度与所述垂足距离之差为
‑
100
～
100
μ
m。6.
如权利要求1所述的半导体封装结构，其特征在于，所述第一打线连接区域上还设置有与所述第一焊垫相邻的第三焊垫；所述第二打线连接区域上还设置有与所述三焊垫相对的第四焊垫；所述第三焊垫和所述第四焊垫用于通过第二焊线连接；所述第一焊线在所述第二打线连接区域所在平面上的正投影与所述第三焊垫和所述第四焊垫之间的连线在所述第二打线连接区域所在平面上的正投影交叉于交叉点
。7.
如权利要求6所述的半导体封装结构，其特征在于，所述交叉点与所述第一焊垫之间的连线在所述第二打线连接区域所在平面上的正投影长度为第六长度；所述第二长度与所述第六长度之差为
‑
200
μ
m
～
200
μ
m。8.
如权利要求6所述的半导体封装结构，其特征在于，所述焊线还包括第二...

【专利技术属性】
技术研发人员：郭晓朋，喻建明，王子源，骆军瑞，刘丽角，
申请(专利权)人：泉州市三安集成电路有限公司，
类型：发明
国别省市：