一种封装制造技术

本发明专利技术涉及一种封装

【技术实现步骤摘要】
一种封装shrink方法及非对称芯片


[0001]本专利技术涉及一种芯片及封装方法，尤其是一种封装
shrink
方法及非对称芯片
。

技术介绍

[0002]在芯片设计结束进行流片时，可能会出现变更晶圆工艺的情况，一般是采用比之前方案更加先进的工艺，如设计时采用
28nm
工艺，流片时改用
22nm
工艺，此时，就需要采用
shrink(
缩放
)
方法，其中，采用
shrink
方法时，会改变芯片内部的金属线路结构，所改变芯片内部的金属线路结构包括长度
(L)、
宽度
(W)、
间距
(T)
和厚度
(H)。
[0003]针对芯片内部金属线路的长度
(L)
，信号走线和电源走线的变化趋势不同：一方面，信号走线的长度随着
shrink
变小，假设信号走线的长度变化比例是
S(S<1)
；另一方面，随着芯片功能越来越复杂本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种封装
shrink
方法，其特征是，所述方法包括：对一基本芯片，基于目标工艺以及预设的目标状态对所述基本芯片进行
shrink
处理，以在
shrink
处理后形成
shrink
芯片，其中，基于目标工艺以及预设的目标状态进行
shrink
处理时，包括配置形成所述
shrink
芯片内电源走线的金属线路结构和
/
或与形成所述
shrink
芯片内信号走线适配的信号走线封装增阻结构，其中，所配置的电源走线的金属线路结构，以降低基本芯片内电源走线基于目标工艺进行
shrink
后对应电阻的阻值，并基于预设目标状态将
shrink
芯片内电源走线的电阻配置处于电源走线目标电阻状态；所配置的信号走线封装增阻结构，使得形成的
shrink
芯片的信号走线电阻与所封装连接的基板的电阻匹配
。2.
根据权利要求1所述的封装
shrink
方法，其特征是，配置所述
shrink
芯片内电源走线的金属线路结构时，包括配置电源走线的长度，和
/
或配置电源走线的宽度，和
/
或配置电源走线的厚度，其中，将
shrink
芯片内电源走线的电阻配置处于电源走线目标电阻状态时，以电源走线的厚度
、
电源走线的宽度以及电源走线的长度的顺序依次配置，直至得到所述电源走线的金属线路结构
。3.
根据权利要求2所述的封装
shrink
方法，其特征是，配置电源走线的金属线路结构时，将电源走线的厚度
shrink
比例配置为
S1
；和
/
或将电源走线的宽度
shrink
比例配置为
S2
；和
/
或将电源走线的长度
shrink
比例配置为
S3
，其中，
S1、S2
均大于
S
且
S1、S2
均大于1，
S3
小于
S
且
S3
小于1，
S
为对基本芯片进行
shrink
处理时的
shrink
基本比例
。4.
根据权利要求3所述的封装
shrink
方法，其特征是，配置电源走线的厚度时，
...

【专利技术属性】
技术研发人员：刘军，郝沁汾，
申请(专利权)人：无锡芯光互连技术研究院有限公司，
类型：发明
国别省市：