一种半导体结构及其制备方法技术

本申请提供一种半导体结构及其制备方法

【技术实现步骤摘要】
一种半导体结构及其制备方法


[0001]本申请涉及半导体
，特别涉及一种半导体结构及其制备方法
。

技术介绍

[0002]相关技术中，
HEMT
器件的制备工艺中，常在后段制备工艺采用玻璃通孔
(TGV)
技术制备通孔结构，以形成应力阻隔孔
。
一般
HEMT
器件制备过程中，在形成层间介质层
ILD
之后，即完成前段制备工艺而形成前段结构
。
继而进入后段制备工艺，后段制备工艺包括在层间介质层
(ILD)
之上依序形成第一层金属布线层
、
金属层间介质层
(IMD
层
、
第二层金属布线层以及钝化层等
。
相关技术中，常在后段制备工艺中形成第二层金属布线层之后，在形成钝化层之前采用
TGV
技术制备通孔结构，以形成应力阻隔孔
。
然而在后段制备工艺中设置应力阻隔孔时，基于应力阻隔孔需要贯穿至衬底，使得应力阻隔孔整体需要贯穿的深度较大，对于玻璃通孔
(TGV)
技术带来很大挑战，比如，现有的光刻胶膜层厚度可能无法满足通孔设置深度的需求
。

技术实现思路

[0003]根据本申请实施例的第一方面，提供了一种半导体结构，其包括：
[0004]衬底；
[0005]外延层，设于所述衬底之上；
[0006]绝缘层，设于所述外延层之上，包括位于顶部的层间介质层及位于所述层间介质层和所述外延层之间的中部介质层；
[0007]电极，包括源极
、
漏极及栅极，设于所述外延层之上，所述源极
、
漏极贯穿至少部分所述中部介质层，所述栅极贯穿所述中部介质层，并被所述层间介质层覆盖；
[0008]应力阻隔孔，位于所述电极的外侧，所述应力阻隔孔贯穿所述外延层及部分所述衬底，或所述应力阻隔孔贯穿所述外延层及至少部分所述绝缘层以及部分所述衬底；所述应力阻隔孔中填充有阻隔材料
。
[0009]在一些实施例中，所述阻隔材料为绝缘材料
。
[0010]在一些实施例中，所述应力阻隔孔贯穿所述外延层及至少部分所述绝缘层以及部分所述衬底的，所述应力阻隔孔贯穿所述外延层
、
绝缘层及部分所述衬底
。
[0011]在一些实施例中，所述应力阻隔材料与所述层间介质层的材料相同
。
[0012]在一些实施例中，所述应力阻隔孔贯穿所述外延层及至少部分所述绝缘层以及部分所述衬底的，所述应力阻隔孔贯穿所述外延层
、
中部介质层及部分所述衬底
。
[0013]在一些实施例中，所述应力阻隔孔贯穿所述衬底的深度为1μ
m
‑2μ
m。
[0014]根据本申请实施例的第二方面，提供了一种半导体结构的制备方法，其包括：
[0015]提供衬底；
[0016]在所述衬底之上设置外延层；
[0017]设置电极以及绝缘层；其中，所述绝缘层包括位于顶部的层间介质层及位于所述
层间介质层和所述外延层之间的中部介质层；所述电极包括源极
、
漏极及栅极，所述源极
、
漏极贯穿至少部分所述中部介质层，所述栅极贯穿所述中部介质层，并被所述层间介质层覆盖；
[0018]设置应力阻隔孔并在应力阻隔孔中填充阻隔材料，所述应力阻隔孔位于所述电极的外侧，所述应力阻隔孔贯穿所述外延层
、
所述绝缘层以及部分所述衬底
。
[0019]在一些实施例中，在设置应力阻隔孔并在应力阻隔孔中填充阻隔材料之后，所述方法包括：
[0020]对所述半导体结构的表面进行磨平处理，使得所述阻隔材料与所述层间介质层背离所述衬底的表面位于同一平面内
。
[0021]根据本申请实施例的第三方面，提供了一种半导体结构的制备方法，其包括：
[0022]提供衬底；
[0023]在所述衬底之上设置外延层；
[0024]设置电极以及中部介质层；其中，所述电极包括源极
、
漏极及栅极，所述源极
、
漏极贯穿至少部分所述中部介质层，所述栅极贯穿所述中部介质层；
[0025]设置应力阻隔孔，并在所述应力阻隔孔中设置阻隔材料；其中，所述应力阻隔孔贯穿所述外延层
、
所述中部介质层的至少部分以及部分所述衬底；
[0026]设置层间介质层，所述层间介质层覆盖所述栅极以及中部介质层背离所述衬底的一侧，所述层间介质层和中部介质层组成绝缘层
。
[0027]根据本申请实施例的第四方面，提供了一种半导体结构的制备方法，其包括：
[0028]提供衬底；
[0029]在所述衬底之上设置外延层；
[0030]设置应力阻隔孔，并在所述应力阻隔孔中设置阻隔材料；其中，所述应力阻隔孔贯穿所述外延层及部分所述衬底；
[0031]设置电极以及绝缘层；其中，所述绝缘层包括位于顶部的层间介质层及位于所述层间介质层和所述外延层之间的中部介质层；所述电极包括源极
、
漏极及栅极，所述源极
、
漏极贯穿至少部分所述中部介质层，所述栅极贯穿所述中部介质层，并被所述层间介质层覆盖；所述应力阻隔孔位于所述电极的外侧
。
在一些实施例中，采用刻蚀的工艺形成所述应力阻隔孔
。
[0032]本申请实施例所达到的主要技术效果是：
[0033]本申请实施例提供的半导体结构及其制备方法，其应力阻隔孔设置于前置结构
(
即形成有层间介质层及其前序工艺所形成的相应结构层的中间结构
)
的部分膜层中，使得应力阻隔孔所贯穿的膜层厚度较小，在保证应力阻隔的基础上，有利于减小应力阻隔孔的制备难度，使得现有的光刻胶膜层厚度即可满足通孔设置深度的需求
。
附图说明
[0034]图1是本申请一示例性实施例提供的半导体结构的剖视图；
[0035]图2是本申请一示例性实施例提供的半导体结构的制备方法流程图；
[0036]图3至图
13
是本申请一示例性实施例提供的半导体结构的制备工艺图；
[0037]图
14
至图
16
是本申请另一示例性实施例提供的半导体结构的部分制备工艺图；
[0038]图
17
至图
20
是本申请又一示例性实施例提供的半导体结构的部分制备工艺图
。
具体实施方式
[0039]这里将详细地对示例性实施例进行说明，其示例表示在附图中
。
下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素
。
以下示例性实施本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种半导体结构，其特征在于，包括：衬底；外延层，设于所述衬底之上；绝缘层，设于所述外延层之上，包括位于顶部的层间介质层及位于所述层间介质层和所述外延层之间的中部介质层；电极，包括源极
、
漏极及栅极，设于所述外延层之上，所述源极
、
漏极贯穿至少部分所述中部介质层，所述栅极贯穿所述中部介质层，并被所述层间介质层覆盖；应力阻隔孔，位于所述电极的外侧，所述应力阻隔孔贯穿所述外延层及部分所述衬底，或所述应力阻隔孔贯穿所述外延层及至少部分所述绝缘层以及部分所述衬底；所述应力阻隔孔中填充有阻隔材料
。2.
如权利要求1所述的半导体结构，其特征在于，所述阻隔材料为绝缘材料
。3.
如权利要求1所述的半导体结构，其特征在于，所述应力阻隔孔贯穿所述外延层及至少部分所述绝缘层以及部分所述衬底的，所述应力阻隔孔贯穿所述外延层
、
绝缘层及部分所述衬底
。4.
如权利要求3所述的半导体结构，其特征在于，所述应力阻隔材料与所述层间介质层的材料相同
。5.
如权利要求1所述的半导体结构，其特征在于，所述应力阻隔孔贯穿所述外延层及至少部分所述绝缘层以及部分所述衬底的，所述应力阻隔孔贯穿所述外延层
、
中部介质层及部分所述衬底
。6.
如权利要求1至5中任一项所述的半导体结构，其特征在于，所述应力阻隔孔贯穿所述衬底的深度为1μ
m
‑2μ
m。7.
一种半导体结构的制备方法，其特征在于，包括：提供衬底；在所述衬底之上设置外延层；设置电极以及绝缘层；其中，所述绝缘层包括位于顶部的层间介质层及位于所述层间介质层和所述外延层之间的中部介质层；所述电极包括源极
、
漏极及栅极，所述源极
、
漏极贯穿至少部分所述中部介质层，所述栅极贯穿所述中...

【专利技术属性】
技术研发人员：周绍珂，
申请(专利权)人：英诺赛科苏州半导体有限公司，
类型：发明
国别省市：