一种低损耗硅基氮化镓射频器件外延结构及其制备方法技术

本发明专利技术提供一种低损耗硅基氮化镓射频器件外延结构及其制备方法

【技术实现步骤摘要】
一种低损耗硅基氮化镓射频器件外延结构及其制备方法


[0001]本专利技术属于半导体
，尤其涉及一种低损耗硅基氮化镓射频器件外延结构及其制备方法
。

技术介绍

[0002]基于氮化镓
(GaN)
的器件由于具有宽带隙
、
高电子迁移率
、
高饱和速度
、
高击穿电场
、
高导热性和抗辐射性能
。GaN
器件中的高电子迁移率晶体管
(HEMT)
是当今研究的热点
。AlGaN/GaN
异质结是
GaN HEMT
器件的主流结构
。
二维电子气
(2DEG)
具有显著高于体电子的迁移率和饱和速度，产生于具有高面密度
(1
×
1013cm
‑2)
且没有任何外部掺杂的
AlGaN/GaN
异质结界面
。
因此，
AlGaN/GaN HEMT
器件表现出极大的饱和电流密度和射频功率输出能力
。
[0003]GaN HEMT
器件的性能很大程度上取决于其衬底，最常用的两种衬底是碳化硅
(SiC)
和硅
(Si)。
在
SiC
外延生长的
GaN
薄膜的晶体质量非常好
。
然而，
SiC
衬底成本高，晶圆尺寸小
(3
‑4英寸
)
，阻碍了
GaN
射频器件的产业化
。
与
SiC
相比，
Si
价格低，晶圆尺寸大
(≥6
英寸
)
，这意味着基于
Si
衬底的
GaN
射频器件在产业化上具有明显的优势
。
[0004]然而，由于
Al
原子在
Si
衬底的表面和内部扩散，因此在
Si
衬底和成核层之间的界面处形成导电层，此外，缓冲层的漏电会进一步增强寄生沟道效应，这将导致高频工作的器件中的射频损耗并限制输出功率和效率
。
因此，优化衬底和外延结构参数以抑制射频损耗是提高硅基氮化镓器件性能的关键
。
通过引入
AlGaN
背势垒缓冲层，提高其高阻性来抑制器件的射频损耗
。AlGaN
背势垒缓冲层可以提高器件对二维电子气的限域性，从而减小缓冲层的漏电，以此减小缓冲层对于射频损耗的贡献
。
对于提高
Si
基
GaN
射频器件性能具有重要的意义
。
[0005]现有技术中，一种制造复合背势垒氮化镓异质结场效应管的方法，包括如下工艺步骤：一
、
针对选定的前势垒，选取相应的不掺杂
GaN
沟道层和
AlGaN
背势垒层，再在后面叠加层厚逐次减薄的
GaN
层和
Al
组份比逐次降低的
AlGaN
层，构成
AlGaN/GaN
锯齿背势垒；沟道层旁的
Al0.4Ga0.6N
势垒强化沟道阱的量子限制，由锯齿背势垒末端的
Al0.1Ga0.9N
层来降低末端的正极化电荷，提高界面阱的阱位；自洽求解薛定谔方程和泊松方程计算由前述势垒和缓冲层构成的沟道阱能带，设计锯齿背势垒结构使零栅压下沟道阱中的电子波函数不渗透到界面阱和缓冲层中
,
切断
AlGaN
势垒层，消除
AlGaN
缓冲层产生的热导率下降的弊病；二
、
在设计的沟道层和
AlGaN/GaN
锯齿背势垒后面再加上
p
型掺杂
GaN
层
、AlGaN
插入层和
p
型掺杂
GaN
层；自洽求解薛定谔方程和泊松方程，研究掺杂背势垒空间电荷和
AlGaN
插入层极化电荷对沟道阱能带的影响，设计出在大射频栅压变化下确保沟道电子波函数始终不进入背势垒界面阱和缓冲层的复合背势垒，减少掺杂背势垒和
p
型掺杂
GaN
层中的掺杂量，降低沟道层晶体缺陷密度；三
、
计算大射频栅压摆动下的复合背势垒能带，沟道阱电子的量子限制，各子能带的能级和电子波函数，调节沟道层
、AlGaN/GaN
锯齿背势垒层
、
掺杂背势垒层和
AlGaN
插入层的结构参数，使大射频栅压摆动下，沟道阱始终保持强量子限制；而且沟道阱中的电子气密度
、
夹断电压参数满足器件设计要求
。
[0006]现有技术的问题在于，制备工艺复杂，需要多重
GaN
背势垒，会提高外延层厚度，射频外延对厚度要求比较敏感，层数多导致外延热阻变高
。(
一种制造复合背势垒氮化镓异质结场效应管的方法
CN102737991A)

技术实现思路

[0007]为了解决上述问题，本专利技术提供一种用于减少硅基氮化镓射频器件材料射频损耗的方法：使用
MOCVD
在高阻硅衬底上生长
AlGaN/GaN
异质结，在
GaN
沟道层下方引入
AlGaN
背势垒缓冲层
。
主要原理是：由于
AlGaN
背势垒的限域性，减少了缓冲层的泄漏电流，增加了外延层的高阻性
。
这将使缓冲层内的寄生沟道减少，从而达到抑制器件射频损耗
。
[0008]本专利技术的方法简单易于控制，对于抑制射频损耗
、
提高器件性能具有重要意义
。
[0009]本专利技术的目的至少通过如下技术方案之一实现
。
[0010]一种低损耗硅基氮化镓射频器件外延结构，包括从下至上依次层叠的
Si
衬底
、AlN
成核层
、AlGaN
背势垒缓冲层
、GaN
沟道层
、AlN
插入层
、AlGaN
势垒层和
GaN
帽层；其中，在
AlGaN
背势垒缓冲层中进行故意铁掺杂；所述
AlGaN
背势垒缓冲层的厚度为1‑2μ
m。
[0011]进一步地，所述
Si
衬底为高阻硅衬底，电阻值需要大于或等于
5000
Ω
·
cm
，选用硼作为掺杂剂
。
[0012]进一步地，所述
AlGaN
背势垒缓冲层中的
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种低损耗硅基氮化镓射频器件外延结构，其特征在于，包括从下至上依次层叠的
Si
衬底
(1)、AlN
成核层
(2)、AlGaN
背势垒缓冲层
(3)、GaN
沟道层
(4)、AlN
插入层
(5)、AlGaN
势垒层
(6)
和
GaN
帽层
(7)
；其中，在
AlGaN
背势垒缓冲层
(3)
中进行故意铁掺杂；所述
AlGaN
背势垒缓冲层
(3)
的厚度为1‑2μ
m。2.
根据权利要求1所述的一种低损耗硅基氮化镓射频器件外延结构，其特征在于，所述
Si
衬底
(1)
为高阻硅衬底，电阻值需要大于或等于
5000
Ω
·
cm
，选用硼作为掺杂剂
。3.
根据权利要求1所述的一种低损耗硅基氮化镓射频器件外延结构，其特征在于，所述
AlGaN
背势垒缓冲层
(3)
中的
Fe
杂质的掺杂浓度为
1E18cm
‑3‑
1E20cm
‑3。4.
根据权利要求1所述的一种低损耗硅基氮化镓射频器件外延结构，其特征在于，所述
Si
衬底
(1)
为圆形，直径为2‑6英寸
。5.
根据权利要求1所述的低损耗硅基氮化镓射频器件外延结构，其特征在于，所述
Si
衬底
(1)、AlN
成核层
(2)、AlGaN
背势垒缓冲层
(3)、GaN
沟道层
(4)、AlN
插入层
(5)、AlGaN
势垒层
(6)
和
GaN
帽层
(7)
的厚度分别为
0.5
‑
2mm、0.1
‑
0.2
μ
m、1.0
‑
2.0
μ
m、100
‑
250nm、1
‑
2nm、10
‑
30nm
和1‑
5nm。6.
根据权利要求1所述的一种低损耗硅基氮化镓射频器件外延结构，其特征在于，所述
GaN
沟道层
(4)
非故意掺杂，控制背景载流子浓度在
1E17 cm
‑3以下
。7.
权利要求1～6任一项所述的一种低损耗硅基氮化镓射频器件外延结构的制备方法，其特征在于，包括如下步骤
:S1、
将
Si
衬底
(1)
放入
...

【专利技术属性】
技术研发人员：王洪，方溢，王楷，沈霈，陈玲，
申请(专利权)人：华南理工大学，
类型：发明
国别省市：