半导体器件制造技术

一种半导体器件包括：有源区，在基板上在第一方向上延伸；多个半导体层，在有源区上在垂直方向上彼此间隔开，所述多个半导体层包括下半导体层和上半导体层；栅极结构，在基板上在第二方向上延伸以与有源区和所述多个半导体层交叉；以及源极/漏极区，在有源区上并接触所述多个半导体层。源极/漏极区包括第一外延层和第二外延层，第一外延层包括在下半导体层的侧表面上的第一层和提供在有源区上并接触有源区的第二层，第二外延层在第一方向上接触上半导体层的侧表面，并且第一层在第二外延层与下半导体层的侧表面之间。与下半导体层的侧表面之间。与下半导体层的侧表面之间。

【技术实现步骤摘要】
半导体器件


[0001]本公开涉及半导体器件。

技术介绍

[0002]随着对半导体器件的高性能、高速度和/或多功能的需求增加，半导体器件的集成度也已经增加。当制造具有高集成度的半导体器件时，半导体器件可以包括其间具有精细宽度或精细间距的图案。此外，为了克服由平面金属氧化物半导体FET(MOSFET)的尺寸减小引起的操作特性的限制，已经努力开发包括具有拥有三维结构的沟道的FinFET的半导体器件。

技术实现思路

[0003]一个或更多个示例实施方式提供了一种具有改善的电特性的半导体器件。
[0004]根据一示例实施方式的一方面，一种半导体器件包括：基板；有源区，在基板上在第一方向上延伸；多个半导体层，在有源区上在垂直方向上彼此间隔开，所述多个半导体层包括下半导体层和在下半导体层上的上半导体层；栅极结构，在基板上在第二方向上延伸并与有源区和所述多个半导体层交叉，栅极结构围绕所述多个半导体层；以及源极/漏极区，在与栅极结构相邻的至少一侧上提供在有源区上并接触所述多个半导体层，其中源极/漏极区包括第一外延层和第二外延层，其中第一本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：基板；有源区，在所述基板上在第一方向上延伸；多个半导体层，在所述有源区上在垂直方向上彼此间隔开，所述多个半导体层包括下半导体层和在所述下半导体层上的上半导体层；栅极结构，在所述基板上在第二方向上延伸并与所述有源区和所述多个半导体层交叉，所述栅极结构围绕所述多个半导体层；以及源极/漏极区，在与所述栅极结构相邻的至少一侧上提供在所述有源区上并接触所述多个半导体层，其中所述源极/漏极区包括第一外延层和第二外延层，其中所述第一外延层包括在所述第一方向上接触所述下半导体层的侧表面的第一层和提供在所述有源区上并接触所述有源区的第二层，其中所述第二外延层在所述第一方向上接触所述上半导体层的侧表面，以及其中所述第一层在所述第二外延层与所述下半导体层的所述侧表面之间。2.如权利要求1所述的半导体器件，其中每个所述第一外延层具有第一杂质浓度，以及其中所述第二外延层具有高于所述第一杂质浓度的第二杂质浓度。3.如权利要求1所述的半导体器件，还包括：内部间隔物层，在所述多个半导体层中的每个的下表面上在所述第一方向上提供在与所述栅极结构相邻的相反侧上并垂直地重叠所述多个半导体层。4.如权利要求3所述的半导体器件，其中与所述内部间隔物层相比，所述第一层朝向所述第二外延层突出更多。5.如权利要求1所述的半导体器件，其中所述第一外延层的所述第一层的至少一部分垂直地重叠所述第二外延层。6.如权利要求1所述的半导体器件，其中所述上半导体层具有中心区和在所述第一方向上位于所述中心区的外侧的外部区，所述外部区不同于所述中心区。7.如权利要求6所述的半导体器件，其中所述中心区不含杂质，以及其中所述外部区包括杂质。8.如权利要求7所述的半导体器件，其中所述外部区中的所述杂质包括硅(Si)、磷(P)或砷(As)中的至少一种。9.如权利要求6所述的半导体器件，其中所述外部区的材料具有比所述中心区的材料的结晶度低的结晶度。10.如权利要求9所述的半导体器件，其中所述中心区的所述材料包括单晶硅，以及其中所述外部区的所述材料包括非晶硅。11.如权利要求6所述的半导体器件，其中所述外部区具有朝向所述中心区凸出的形状。12.如权利要求1所述的半导体器件，其中所述下半导体层包括第一半导体层和堆叠在所述第一半导体层上的第二半导体层，其中所述第一层包括接触所述第一半导体层的侧表面的第一下层和接触所述第二半导体层的侧表面的第一上层，以及
其中在所述第一方向上从所述源极/漏极区的垂直中心轴线...

【专利技术属性】
技术研发人员：文康薰，金镜浩，金奇奂，李峭蒑，全勇煜，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：