半导体器件制造技术

一种半导体器件包括：有源区，在基板上在第一方向上延伸；多个半导体层，在有源区上在垂直方向上彼此间隔开，所述多个半导体层包括下半导体层和上半导体层；栅极结构，在基板上在第二方向上延伸以与有源区和所述多个半导体层交叉；以及源极/漏极区，在有源区上并接触所述多个半导体层。源极/漏极区包括第一外延层和第二外延层，第一外延层包括在下半导体层的侧表面上的第一层和提供在有源区上并接触有源区的第二层，第二外延层在第一方向上接触上半导体层的侧表面，并且第一层在第二外延层与下半导体层的侧表面之间。与下半导体层的侧表面之间。与下半导体层的侧表面之间。

【技术实现步骤摘要】
半导体器件


[0001]本公开涉及半导体器件。

技术介绍

[0002]随着对半导体器件的高性能、高速度和/或多功能的需求增加，半导体器件的集成度也已经增加。当制造具有高集成度的半导体器件时，半导体器件可以包括其间具有精细宽度或精细间距的图案。此外，为了克服由平面金属氧化物半导体FET(MOSFET)的尺寸减小引起的操作特性的限制，已经努力开发包括具有拥有三维结构的沟道的FinFET的半导体器件。

技术实现思路

[0003]一个或更多个示例实施方式提供了一种具有改善的电特性的半导体器件。
[0004]根据一示例实施方式的一方面，一种半导体器件包括：基板；有源区，在基板上在第一方向上延伸；多个半导体层，在有源区上在垂直方向上彼此间隔开，所述多个半导体层包括下半导体层和在下半导体层上的上半导体层；栅极结构，在基板上在第二方向上延伸并与有源区和所述多个半导体层交叉，栅极结构围绕所述多个半导体层；以及源极/漏极区，在与栅极结构相邻的至少一侧上提供在有源区上并接触所述多个半导体层，其中源极/漏极区包括第一外延层和第二外延层，其中第一外延层包括在第一方向上接触下半导体层的侧表面的第一层和提供在有源区上并接触有源区的第二层，第二外延层在第一方向上接触上半导体层的侧表面，第一层在第二外延层与下半导体层的侧表面之间。
[0005]根据一示例实施方式的一方面，一种半导体器件包括：基板；有源区，在基板上在第一方向上延伸；多个半导体层，在有源区上在垂直方向上彼此间隔开；栅极结构，在基板上在第二方向上延伸并与有源区和所述多个半导体层交叉，栅极结构围绕所述多个半导体层；内部间隔物层，在所述多个半导体层中的每个的下表面上在第一方向上提供在与栅极结构相邻的相反侧上并垂直地重叠所述多个半导体层；以及源极/漏极区，在与栅极结构相邻的至少一侧上提供在有源区上并接触所述多个半导体层，其中所述多个半导体层包括下半导体层和提供在下半导体层上的上半导体层，源极/漏极区包括：第一外延层，提供在下半导体层的侧表面上并且在比上半导体层的水平低的水平处；以及第二外延层，具有与第一外延层的组成不同的组成，在上半导体层的侧表面上向上延伸并覆盖第一外延层。
[0006]根据一示例实施方式的一方面，一种半导体器件包括：基板；有源区，在基板上在第一方向上延伸；多个半导体层，在有源区上在垂直方向上彼此间隔开，所述多个半导体层包括下半导体层和上半导体层；栅极结构，在基板上在第二方向上延伸并与有源区和所述多个半导体层交叉，栅极结构围绕所述多个半导体层；以及源极/漏极区，在与栅极结构相邻的至少一侧上提供在有源区上并接触所述多个半导体层，其中上半导体层具有中心区和在第一方向上位于中心区的外侧的外部区，外部区不同于中心区。
附图说明
[0007]通过以下结合附图对示例实施方式的详细描述，本公开的上述和其他方面、特征和优点将更加明显，附图中：
[0008]图1是示出根据示例实施方式的半导体器件的平面图；
[0009]图2是示出根据示例实施方式的半导体器件的截面图；
[0010]图3是示出根据示例实施方式的半导体器件的一部分的局部放大图；
[0011]图4是示出根据示例实施方式的半导体器件的源极/漏极区中的杂质浓度的分布的图；
[0012]图5A和图5B是示出根据示例实施方式的半导体器件的一部分的局部放大图；
[0013]图6是示出根据示例实施方式的半导体器件的一部分的局部放大图；
[0014]图7是示出根据示例实施方式的半导体器件的一部分的局部放大图；
[0015]图8是示出根据示例实施方式的半导体器件的一部分的局部放大图；
[0016]图9是示出根据示例实施方式的半导体器件的一部分的局部放大图；
[0017]图10A至图10K是示出根据示例实施方式的制造半导体器件的方法的工艺顺序的图；
[0018]图11是示出根据示例实施方式的包括半导体器件的电子装置的框图；以及
[0019]图12是示出根据示例实施方式的包括半导体器件的系统的示意图。
具体实施方式
[0020]在下文中，将参照附图描述示例实施方式。
[0021]图1是示出根据示例实施方式的半导体器件的平面图。
[0022]图2是示出根据示例实施方式的半导体器件的截面图。图2示出了沿线I
‑
I'和II
‑
II'截取的图1的半导体器件的截面。为了易于描述，图1和图2中仅示出了半导体器件的主要部件。
[0023]参照图1和图2，半导体器件100可以包括基板101、在基板101上的有源区105、包括在有源区105上彼此垂直间隔开的多个半导体层141、142和143的沟道结构140、接触多个半导体层141、142和143的源极/漏极区150、延伸以与有源区105交叉的栅极结构160、以及连接到源极/漏极区150的接触插塞180。半导体器件100还可以包括隔离层110、内部间隔物层130和层间绝缘层190。栅极结构160可以包括栅极电介质层162、栅电极165、间隔物层164和栅极盖层166。
[0024]在半导体器件100中，有源区105可以具有鳍结构并且栅电极165可以设置在有源区105和沟道结构140之间、在沟道结构140的多个沟道层141、142和143之间、以及在沟道结构140上。因此，半导体器件100可以包括由沟道结构140、源极/漏极区150和栅极结构160形成的栅极全环绕型场效应晶体管。晶体管可以是例如NMOS晶体管。
[0025]基板101可以具有在X方向和Y方向上延伸的上表面。基板101可以包括半导体材料，例如IV族半导体、III
‑
V族化合物半导体或II
‑
VI族化合物半导体。例如，IV族半导体可以包括硅、锗或硅锗。基板101可以提供为体晶片、外延层、绝缘体上硅(SOI)层、绝缘体上半导体(SeOI)层等。
[0026]隔离层110可以在基板101中限定有源区105。隔离层110可以通过例如浅沟槽隔离
(STI)工艺形成。在示例实施方式中，隔离层110还可以包括相对较深地延伸同时在基板101的下部具有台阶的区域。隔离层110可以部分地暴露有源区105的上部。在示例实施方式中，隔离层110还可以具有弯曲的上表面，其具有在朝向有源区105的方向上提高的水平。隔离层110可以由绝缘材料形成。隔离层110可以由例如氧化物、氮化物或其组合形成。
[0027]有源区105可以由基板101中的隔离层110限定并且可以在第一方向上(例如，在X方向上)延伸。有源区105可以具有从基板101突出的结构。有源区105的上端可以从隔离层110的上表面突出预定高度。有源区105可以形成为基板101的一部分或者可以包括从基板101生长的外延层。基板101上的有源区105的一部分可以在与栅极结构160相邻的相反侧上凹陷，源极/漏极区150可以设置在有源区105的凹陷部分上。有源区105可以包括本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：基板；有源区，在所述基板上在第一方向上延伸；多个半导体层，在所述有源区上在垂直方向上彼此间隔开，所述多个半导体层包括下半导体层和在所述下半导体层上的上半导体层；栅极结构，在所述基板上在第二方向上延伸并与所述有源区和所述多个半导体层交叉，所述栅极结构围绕所述多个半导体层；以及源极/漏极区，在与所述栅极结构相邻的至少一侧上提供在所述有源区上并接触所述多个半导体层，其中所述源极/漏极区包括第一外延层和第二外延层，其中所述第一外延层包括在所述第一方向上接触所述下半导体层的侧表面的第一层和提供在所述有源区上并接触所述有源区的第二层，其中所述第二外延层在所述第一方向上接触所述上半导体层的侧表面，以及其中所述第一层在所述第二外延层与所述下半导体层的所述侧表面之间。2.如权利要求1所述的半导体器件，其中每个所述第一外延层具有第一杂质浓度，以及其中所述第二外延层具有高于所述第一杂质浓度的第二杂质浓度。3.如权利要求1所述的半导体器件，还包括：内部间隔物层，在所述多个半导体层中的每个的下表面上在所述第一方向上提供在与所述栅极结构相邻的相反侧上并垂直地重叠所述多个半导体层。4.如权利要求3所述的半导体器件，其中与所述内部间隔物层相比，所述第一层朝向所述第二外延层突出更多。5.如权利要求1所述的半导体器件，其中所述第一外延层的所述第一层的至少一部分垂直地重叠所述第二外延层。6.如权利要求1所述的半导体器件，其中所述上半导体层具有中心区和在所述第一方向上位于所述中心区的外侧的外部区，所述外部区不同于所述中心区。7.如权利要求6所述的半导体器件，其中所述中心区不含杂质，以及其中所述外部区包括杂质。8.如权利要求7所述的半导体器件，其中所述外部区中的所述杂质包括硅(Si)、磷(P)或砷(As)中的至少一种。9.如权利要求6所述的半导体器件，其中所述外部区的材料具有比所述中心区的材料的结晶度低的结晶度。10.如权利要求9所述的半导体器件，其中所述中心区的所述材料包括单晶硅，以及其中所述外部区的所述材料包括非晶硅。11.如权利要求6所述的半导体器件，其中所述外部区具有朝向所述中心区凸出的形状。12.如权利要求1所述的半导体器件，其中所述下半导体层包括第一半导体层和堆叠在所述第一半导体层上的第二半导体层，其中所述第一层包括接触所述第一半导体层的侧表面的第一下层和接触所述第二半导体层的侧表面的第一上层，以及
其中在所述第一方向上从所述源极/漏极区的垂直中心轴线...

【专利技术属性】
技术研发人员：文康薰，金镜浩，金奇奂，李峭蒑，全勇煜，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：