一种芯片封装设计中获取走线伴随区域的方法技术

本申请属于芯片封装技术领域，公开了一种芯片封装设计中获取走线伴随区域的方法

【技术实现步骤摘要】
一种芯片封装设计中获取走线伴随区域的方法


[0001]本申请涉及芯片封装
，具体涉及一种芯片封装设计中获取走线伴随区域的方法
。

技术介绍

[0002]高速芯片封装设计时对信号质量和性能要求较高，因此为了避免高速信号之间的相互干扰，在进行高速芯片的封装设计时，需要使高速信号伴随地或伴随电源走线，高速信号伴随走线时需要为走线周围的模块预留出伴随区域，而高速芯片封装设计中走线数量多，为节省空间，要求走线周围的模块之间的铜皮
(
还可以称为
shpae
或者
trace)
设置为工艺要求的最小铜皮，较大的铜皮不能满足高速芯片的封装设计要求
。
[0003]目前想要在两个模块之间实现高速信号的伴随地或伴随电源走线，只能通过芯片封装设计工具微调两个模块的位置以修改模块之间的铜皮宽度，然后测量模块之间的铜皮宽度，重复该步骤直至模块之间的铜皮宽度满足了高速芯片的封装设计要求，这种方式的缺点在于：一方面，需要人工手动操作，不能快速完成模块之间的铜皮的铺设；另一方面，人工调整过程不能精准控制模块之间的铜皮宽度，且失误的概率大，如调整过程中可能会因为设置模块的间距过小导致模块之间的铜皮消失，需要再次拉大模块之间的距离，重新测量模块之间的铜皮宽度，进一步浪费了芯片封装设计的大量时间，降低了芯片封装设计的效率
。

技术实现思路

[0004]鉴于以上问题，本申请提供一种芯片封装设计中获取走线伴随区域的方法，以解决上述技术问题
。/>[0005]本申请提供的一种芯片封装设计中获取走线伴随区域的方法，包括：
[0006]获取走线周围的第一模块的参数信息
、
所述第一模块之间的铜皮至第一模块的距离和预设的所述第一模块之间的铜皮的最小宽度，确定走线伴随区域的参数信息；
[0007]建立第一脚本文件，将所述走线伴随区域的参数信息写入所述第一脚本文件；
[0008]将所述第一脚本文件加载至芯片封装设计工具，以使所述芯片封装设计工具能执行所述第一脚本文件
。
[0009]在一些实施例中，本申请提供的一种芯片封装设计中获取走线伴随区域的方法中，所述第一模块包括芯片封装设计中的金手指或者过孔或者管脚；
[0010]所述第一模块为所述金手指，所述第一模块的参数信息包括所述金手指的长度和所述金手指的宽度；
[0011]所述第一模块为所述过孔，所述第一模块的参数信息包括所述过孔的直径；
[0012]所述第一模块为所述管脚，所述第一模块的参数信息包括所述管脚的直径
。
[0013]在一些实施例中，本申请提供的一种芯片封装设计中获取走线伴随区域的方法中，所述第一模块的参数信息和所述第一模块之间的铜皮至第一模块的距离通过芯片封装
设计工具导出
。
[0014]在一些实施例中，本申请提供的一种芯片封装设计中获取走线伴随区域的方法中，确定走线伴随区域的参数信息，包括：
[0015]确定所述第一模块至所述走线伴随区域边界的距离，所述第一模块至所述走线伴随区域边界的距离为：第一模块之间的铜皮至第一模块的距离的一倍与所述第一模块之间的铜皮的最小宽度之和
。
[0016]在一些实施例中，本申请提供的一种芯片封装设计中获取走线伴随区域的方法中，所述将所述第一脚本文件加载至芯片封装设计工具，以使所述芯片封装设计工具能执行所述第一脚本文件，包括：
[0017]将所述第一脚本文件存储至所述芯片封装设计工具的根目录；
[0018]通过所述芯片封装设计工具执行第一命令，所述第一命令用于加载脚本文件
。
[0019]在一些实施例中，本申请提供的一种芯片封装设计中获取走线伴随区域的方法中，所述将所述第一脚本文件加载至芯片封装设计工具，以使所述芯片封装设计工具能执行所述第一脚本文件，还包括：
[0020]通过所述芯片封装设计工具新建第二命令，将所述第二命令与所述第一脚本文件关联，所述第二命令区别于所述芯片封装设计工具现有的命令
。
[0021]在一些实施例中，本申请提供的一种芯片封装设计中获取走线伴随区域的方法中，所述第一脚本文件的内容通过
SQL
语言描述
。
[0022]本申请提供的一种芯片封装设计中获取走线伴随区域的方法，包括获取走线周围的第一模块的参数信息
、
所述第一模块之间的铜皮至第一模块的距离和预设的所述第一模块之间的铜皮的最小宽度，确定走线伴随区域的参数信息；建立第一脚本文件，将所述走线伴随区域的参数信息写入所述第一脚本文件；将所述第一脚本文件加载至芯片封装设计工具，以使所述芯片封装设计工具能执行所述第一脚本文件
。
本申请使用第一脚本文件获取走线伴随区域，避免了芯片封装设计工程师为满足信号质量及工艺要求反复修正走线伴随区域的操作，提高了芯片封装设计效率
。
附图说明
[0023]为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图
。
[0024]图1示出了本申请实施例提供的一种芯片封装设计中获取走线伴随区域的方法的流程图
。
具体实施方式
[0025]为了使本
的人员更好地理解本申请的方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚
、
完整的描述
。
显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例
。
基于本申请中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围
。
[0026]需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序
。
[0027]高速芯片封装设计时对信号质量和性能要求较高，为避免高速差分信号之间的相互干扰，通常在高速芯片封装设计时需要使高速差分信号伴随地或伴随电源走线，高速差分信号伴随走线时需要为走线周围的模块预留出伴随区域，这要求走线周围的模块之间的铜皮设置为工艺要求的最小铜皮，较大的铜皮不能满足高速芯片的封装设计要求
。
[0028]目前想要在两个模块之间实现高速差分信号伴随地或伴随电源走线，只能通过芯片封装设计工具微调两个模块的位置以修改两个模块之间的铜皮宽度，然后测量模块之间的铜皮宽度，重复该步骤直至模块之间的铜皮宽度满足了高速芯片的封装设计要求，以芯片封装设计中的金手指为例，想要在金手指之间实现高速差分信号的接地隔离或电源隔离，现有做法为：
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种芯片封装设计中获取走线伴随区域的方法，其特征在于，包括：获取走线周围的第一模块的参数信息
、
所述第一模块之间的铜皮至第一模块的距离和预设的所述第一模块之间的铜皮的最小宽度，确定走线伴随区域的参数信息；建立第一脚本文件，将所述走线伴随区域的参数信息写入所述第一脚本文件；将所述第一脚本文件加载至芯片封装设计工具，以使所述芯片封装设计工具能执行所述第一脚本文件
。2.
如权利要求1所述的一种芯片封装设计中获取走线伴随区域的方法，其特征在于，所述第一模块包括芯片封装设计中的金手指或者过孔或者管脚；所述第一模块为所述金手指，所述第一模块的参数信息包括所述金手指的长度和所述金手指的宽度；所述第一模块为所述过孔，所述第一模块的参数信息包括所述过孔的直径；所述第一模块为所述管脚，所述第一模块的参数信息包括所述管脚的直径
。3.
如权利要求1所述的一种芯片封装设计中获取走线伴随区域的方法，其特征在于，所述第一模块的参数信息和所述第一模块之间的铜皮至第一模块的距离通过芯片封装设计工具导出
。4.
如权利要求1所述的一种芯片封装设计中获取走线伴随区域的方法，其...

【专利技术属性】
技术研发人员：张利丹，冯杰，夏君，
申请(专利权)人：深圳市紫光同创电子有限公司，
类型：发明
国别省市：