一种半导体器件的制造技术

本申请涉及半导体检测领域，公开了一种半导体器件的

【技术实现步骤摘要】
一种半导体器件的UIS测试电路和UIS测试方法


[0001]本专利技术涉及半导体器件测试
，尤其是涉及一种半导体器件的
UIS
测试电路和
UIS
测试方法
。

技术介绍

[0002]在电力电子电路中，
MOS
或
IGBT
器件经常与感性负载连接，如果感性负载两端没有并联续流二极管，则器件在每次关断时都会使储存在电感中的高电压和大电流流入
MOS
管，由于此时栅极已关闭，则
MOS
管会短暂处于击穿状态，这一过程为非钳位感性负载开关过程（
UIS
）
。
[0003]UIS
能力是衡量功率器件可靠性的重要指标
。
通常用
EAS
（单脉冲雪崩击穿能量）和
EAR
（重复雪崩能量）来衡量
MOS
管耐受
UIS
的能力
。UIS
测试可以模拟
MOS
管在系统应用中遭遇极端电热应力，通过这种测试，可以得到
MOS
器件耐受能量的能力
。
[0004]图1示出了传统
UIS
测试电路图
。
如图1所示，电感储能通道1为
C1、Q1、L、
陪测管
Q2
（
Q1
和陪测管
Q2
沟道导通）回路，电感放电通道2为
D1、L
和
DUT (Q1
和陪测管
Q2
沟道关断，
DUT
驱动
GS
短接，
DUT
一直关断）回路
。
当陪测管
Q2
用高压
IGBT
单管时，由于拖尾电流存在，导致关断损耗大，关断温升高，再加上陪测管
Q2
的导通损耗，陪测管温升剧烈，导致单管陪测管方案难以实现
。
如果选用高电压和大电流的陪测模块则会大大增加测试成本
。

技术实现思路

[0005]为了降低陪测管温升和
UIS
测试成本，本方案提供了一种半导体器件的
UIS
测试电路和
UIS
测试方法，通过将陪测管电路分为两部分，使陪测管的损耗由两部分电路承担，电感储能和电感续流由高压单管构成，电感续流通道向电感放电通道切换由低压单管（低压单管可串联实现高压）切换实现，能够降低器件温升
。
相比于模块化陪测管方案，便于电路扩充，降低陪测管选择成本和
UIS
测试成本
。
[0006]根据本专利技术的一个方面，提供了一种半导体器件的
UIS
测试电路，包括：电源
、
电容
、
第一开关管
、
电感
、
续流二极管
、
被测器件和陪测管电路
。
其中，陪测管电路包括并联的第一陪测管和第二陪测管，第一陪测管为高压单管，第二陪测管为低压单管
。
[0007]第一陪测管
、
第二陪测管和被测器件并联；电感的一端分别连接第一开关管
、
续流二极管，另一端分别连接第一陪测管
、
第二陪测管和被测器件的一端；电容并联在电源两侧，用于存储并提供稳定的电压源，电容的一端连接第一开关管，另一端分别连接续流二极管
、
第一陪测管
、
第二陪测管
、
被测器件的另一端
。
[0008]可选地，在本专利技术提供的半导体器件的
UIS
测试电路中，第一陪测管能够承受的电压范围高于第二陪测管能够承受的电压范围；第一陪测管和第二陪测管为采用硅或碳化硅材料的单管器件，被测器件为
MOSFET
管或
IGBT
管
。
[0009]可选地，在本专利技术提供的半导体器件的
UIS
测试电路中，
UIS
测试电路还包括时序控制电路，时序控制电路用于控制第一开关管
、
第一陪测管
、
第二陪测管的导通和关断
。
[0010]可选地，在本专利技术提供的半导体器件的
UIS
测试电路中，时序控制电路用于在第一开关管关断时，控制第一陪测管和第二陪测管导通，延迟第一预设时间后控制第一陪测管关断，延迟第二预设时间后控制第二陪测管关断，第一预设时间和第二预设时间为微秒级
。
[0011]可选地，在本专利技术提供的半导体器件的
UIS
测试电路中，当第一开关管和第一陪测管导通时，电容
、
第一开关管
、
电感
、
第一陪测管构成电感储能回路；当第一开关管和第一陪测管关断
、
第二陪测管导通时，续流二极管
、
电感
、
第二陪测管构成电感续流回路；当第一开关管
、
第一陪测管
、
第二陪测管关断时，续流二极管
、
电感和被测器件构成电感放电回路
。
[0012]可选地，在本专利技术提供的半导体器件的
UIS
测试电路中，陪测管电路包括并联的第一数量的第一陪测管和串联的第二数量的第二陪测管，第一数量和第二数量根据被测器件的雪崩电流和雪崩电压测试需求确定
。
[0013]根据本专利技术的另一方面，提供了一种半导体器件的
UIS
测试方法，可以通过上述半导体器件的
UIS
测试电路实现，包括：控制第一开关管和第一陪测管导通，使电容
、
第一开关管
、
电感和第一陪测管构成电感储能回路；控制第一开关管关断，第二陪测管导通，延时第一预设时间后控制第一陪测管关断，使续流二极管
、
电感和第二陪测管构成电感续流回路；延时第二预设时间后控制第二陪测管关断，使续流二极管
、
电感和被测器件构成电感放电回路
。
[0014]可选地，在本专利技术提供的半导体器件的
UIS
测试方法中，可以根据被测器件的雪崩电流最大值确定并联的第一陪测管的数量；根据被测器件的雪崩电压最大值确定串联的第二陪测管的数量
。
[0015]根据本专利技术提供的半导体器件的
UIS
测试电路和测试方法，通过两个陪测管回路分别承担导通损耗和关断损耗（传统
UIS
测试中，陪测管需要承担同时导通损耗和关断损耗），能够降低
UIS
测试过程中的器件温升，便于扩充电感电流和雪崩电压，降低
UIS
测试成本
。
[0016]上述说明本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种半导体器件的
UIS
测试电路，包括：电源
、
电容
、
第一开关管
、
电感
、
续流二极管
、
被测器件和陪测管电路，其特征在于，所述陪测管电路包括并联的第一陪测管和第二陪测管，第一陪测管为高压单管，第二陪测管为低压单管；所述第一陪测管
、
第二陪测管和被测器件并联，所述电感的一端分别连接所述第一开关管
、
续流二极管，另一端分别连接所述第一陪测管
、
第二陪测管和被测器件的一端；所述电容并联在电源两侧，用于储能并提供电压源，所述电容的一端连接所述第一开关管，另一端分别连接所述续流二极管
、
第一陪测管
、
第二陪测管
、
被测器件的另一端
。2.
根据权利要求1所述的半导体器件的
UIS
测试电路，其特征在于，所述第一陪测管和第二陪测管为采用硅或碳化硅材料的单管器件，所述第一陪测管能够承受的电压范围高于所述第二陪测管能够承受的电压范围，所述被测器件为
MOSFET
管或
IGBT
管
。3.
根据权利要求1所述的半导体器件的
UIS
测试电路，其特征在于，所述
UIS
测试电路还包括时序控制电路，所述时序控制电路用于控制所述第一开关管
、
第一陪测管
、
第二陪测管的导通和关断
。4.
根据权利要求3所述的半导体器件的
UIS
测试电路，其特征在于，所述时序控制电路用于在第一开关管关断时，控制所述第一陪测管和第二陪测管导通，延迟第一预设时间后控制所述第一陪测管关断，延迟第二预设时间后控制所述第二陪测管关断，所述第一预设时间和所...

【专利技术属性】
技术研发人员：赵旭，毛赛君，刘弘耀，
申请(专利权)人：忱芯电子苏州有限公司，
类型：发明
国别省市：