【技术实现步骤摘要】
【国外来华专利技术】锁存器位单元
技术介绍
[0001]本申请涉及
SRAM
和
SRAM
位单元
。SRAM
传统上使用
6T
或
8T
位单元
。
因为
SRAM
通常包括大量位单元，所以确保
SRAM
位单元面积利用的效率对于减少
SRAM
在所利用的硅面积方面的成本而言是重要的
。
[0002]期望改进
SRAM
单元的密度以降低面积成本
。
技术实现思路
[0003]因此，在一个实施方案中，
SRAM
的位单元包括写入部分和读取部分
。
位单元的写入部分包括耦合到输入节点的传输门，并且传输门在写入字线信号被断言时将输入节点上的数据供应到位单元的第一节点
。
反相器耦合到该第一节点并且供应反相数据
。
保持器电路耦合到反相器并且在写入字线信号被解除断言时维持第一节点上的数据
。
位单元的读取部分接收读取字线信号并且响应于读取字线信号的断言而在位单元的读取部分的输出节点上供应输出数据，该输出数据对应于第一节点上的数据
。
[0004]在另一个实施方案中，一种方法包括响应于写入字线信号被断言而在
SRAM
的位单元上执行写入操作
。
写入操作包括在传输门电路处接收要写入位单元的写入部分中的数据
。
传输门响应于写入字线信...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】1.
一种静态随机存取存储器
(SRAM)
的锁存器位单元，所述锁存器位单元包括：所述锁存器位单元的写入部分，所述锁存器位单元的所述写入部分包括传输门，所述传输门耦合到输入节点并且在写入字线信号被断言时作出响应以将所述输入节点上的数据供应到所述锁存器位单元的第一节点；反相器，所述反相器耦合到所述第一节点以供应反相数据；保持器电路，所述保持器电路耦合到所述反相器并且被配置为在所述写入字线信号被解除断言时维持所述第一节点上的所述数据；以及所述锁存器位单元的读取部分，所述锁存器位单元的所述读取部分经耦合以接收读取字线信号并且响应于所述读取字线信号的断言而在所述锁存器位单元的所述读取部分的输出节点上供应输出数据，所述输出数据对应于所述第一节点上的所述数据
。2.
根据权利要求1所述的锁存器位单元，其中所述锁存器位单元的所述读取部分由具有第一阈值电压的第一晶体管形成，并且所述锁存器位单元的所述写入部分由具有第二阈值电压的第二晶体管形成，所述第二阈值电压高于所述第一阈值电压
。3.
根据权利要求2所述的锁存器位单元，所述锁存器位单元还包括虚拟晶体管，所述虚拟晶体管设置在所述锁存器位单元的所述读取部分与所述锁存器位单元的所述写入部分之间，以将具有所述第一阈值电压的所述第一晶体管与具有所述第二阈值电压的所述第二晶体管隔离
。4.
根据权利要求1至3中任一项所述的锁存器位单元，其中所述传输门还包括：第一传输门晶体管，所述第一传输门晶体管耦合在所述输入节点与所述第一节点之间并且具有耦合到有效低写入字线信号的栅极节点；第二传输门晶体管，所述第二传输门晶体管耦合在所述输入节点与所述第一节点之间并且具有耦合到写入字线信号的栅极节点；并且其中所述写入字线信号包括所述写入字线信号和所述有效低写入字线信号
。5.
根据权利要求1至3中任一项所述的锁存器位单元，其中所述锁存器位单元的所述读取部分还包括：三态驱动电路，所述三态驱动电路响应于所述读取字线信号被解除断言而在所述输出节点上提供高阻抗
。6.
根据权利要求1至3中任一项所述的锁存器位单元，其中所述保持器电路还包括：第一对晶体管，所述第一对晶体管包括耦合在相应漏极节点处并且经耦合以在所述第一对晶体管的相应栅极处接收所述反相数据的第一保持器晶体管和第二保持器晶体管，所述第一保持器晶体管和所述第二保持器晶体管的所述相应漏极节点耦合到所述第一节点；第二对晶体管，所述第二对晶体管包括第三保持器晶体管和第四保持器晶体管，其中所述第三保持器晶体管耦合在第一功率源节点与所述第一保持器晶体管之间，并且所述第三保持器晶体管经耦合以在所述第三保持器晶体管的栅极处接收写入字线信号；其中所述第四保持器晶体管耦合在第二功率源节点与所述第二保持器晶体管之间，并且所述第四保持器晶体管经耦合以在所述第四保持器晶体管的栅极处接收有效低写入字线信号；并且其中所述写入字线信号包括所述写入字线信号和所述有效低写入字线信号
。7.
根据权利要求6所述的锁存器位单元，其中所述第三保持器晶体管响应于所述有效
低写入字线信号被解除断言而接通，并且所述第四保持器晶体管响应于所述写入字线信号被解除断言而接通
。8.
根据权利要求1至3中任一项所述的锁存器位单元，其中所述锁存器位单元的所述读取部分还包括：第一读取晶体管
、
第二读取晶体管
、
第三读取晶体管和第四读取晶体管；其中所述第一读取晶体管耦合在第一功率源节点与所述第二读取晶体管之间，并且所述第一读取晶体管的栅极耦合到所述反相数据；其中所述第二读取晶体管耦合在所述第一读取晶体管与所述输出节点之间；其中所述第三读取晶体管耦合在所述输出节点与所述第四读取晶体管之间；并且其中所述第四读取晶体管耦合在第二功率源节点与所述第三读取晶体管之间，并且所述第四读取晶体管的栅极耦合到所述反相数据
。9.
根据权利要求8所述的锁存器位单元，其中所述第二读取晶体管的栅极经耦合以接收有效低读取字线信号，并且所述第二读取晶体管响应于所述有效低读取字线信号被解除断言而关断；其中所述第三读取晶体管的栅极经耦合以接收所述读取字线信号，并且所述第三读取晶体管响应于所述读取字线信号被解除断言而关断；并且其中所述读取字线包括所述读取字线信号和所述有效低读取字线信号
。10.
根据权利要求9所述的锁存器位单元，其中所述第二读取晶体管和所述第三读取晶体管关断在所述输出节点上引起高阻抗
。11.
一种方法，所述方法包括：响应于写入字线信号被断言而在
SRAM
的锁存器位单元上执行写入操作，所述写入操作包括在传输门电路处接收要写入所述锁存器位单元的写入部分中的数据；响应于所述写入字线信号被断言而通过所述传输门电路将所述数据供应到所述锁存器位单元中的第一节点；在反相器中对所述第一节点上的所述数据进行反相并且提供反相数据；将所述反相器数据供应到保持器电路；当所述写入字线信号被解除断言时，使用所述保持器电路来维持所述第一节点上的所述数据；以及响应于读取字线信号被断言而在所述锁存器位单元上执行读取操作，所述读取操作包括在所述锁存器位单元的读取部分处接收所述读取字线信号，并且响应于所述读取字线信号的断言而将读取数据供应到所述读取部分的输出节...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。