一种避免制造技术

一种避免

【技术实现步骤摘要】
一种避免Top Mo过蚀刻的显示面板的制造方法


[0001]本专利技术属于显示面板的
，具体是指一种避免
TopMo
过蚀刻的显示面板的制造方法
。

技术介绍

[0002]现有已开发并应用于显示面板的阵列基板制造工艺，通常由多层金属层，无机非金属层以及透明电极层组合而成，不同膜层的堆叠顺序变化以及讯号走线设计多样化，会衍生出多种不同架构设计的驱动显示面板
。
例如需要
10
道
Mask
制程
followMid
‑
comTIC
显示驱动面板
(
如图1所示
)
，9道
Mask
制程
follow Top
‑
com TIC
显示驱动面板以及8道
Mask
制程
followTop
‑
com TIC
显示驱动面板等等，不同的显示面板其对应的显示功能及产品规格会有所不同
。
[0003]显而易见的是，由于市场竞争越发激烈以及各面板制程工艺的稳定，高良率表现，如何在可满足客户规格要求情况下，提高产品竞争力及降低生产成本，提高产品效益显得尤为重要
。
并且现有的
IGZO
凭借其与
a
‑
Si
产线共通的制备工艺，材料本身的高电子迁移率，高开关比特点，在降本增效方面有着先天的优势，在当下显示面板严峻的竞争环境下，如何优化工艺及降低成本情况下，并保证高良率逐步成为产品开发的主要目标
。

技术实现思路

[0004]本专利技术所要解决的技术问题在于提供一种避免
Top Mo
过蚀刻的显示面板的制造方法，使
10Mask
阵列基板减少至
9Mask
，降低成本
。
[0005]本专利技术是这样实现的：
[0006]一种避免
Top Mo
过蚀刻的显示面板的制造方法，包括如下步骤：
[0007]第一步：采用
PVD
方式在玻璃基板上沉积并图案化形成第一金属层，为栅极金属层；
[0008]第二步：采用
CVD
方式沉积一层第一绝缘层，为栅极绝缘层；
[0009]第三步：对第一绝缘层进行开孔，为第一过孔，用于使第二金属层与部分栅极金属层连接；
[0010]第四步：采用
PVD
方式沉积一层有源层，并进行图案化；
[0011]第五步：采用
PVD
方式沉积并图案化形成第二金属层，为源漏极金属层；
[0012]第六步：采用
CVD
方式沉积一层第二绝缘层，为钝化绝缘层；
[0013]第七步：涂布一层有机光阻，作为平坦层并进行图案化，源极位置进行开孔，为第二过孔；
[0014]第八步：采用
PVD
方式沉积并图案化形成第三金属层，为触控金属层，该金属层选用
Mo/Al/Mo
；
[0015]在第三金属层上同步沉积一层第一透明电极保护层，选用
ITO
，图案化过程中，先用草酸蚀刻这层第一透明电极保护层，然后用
Al
酸蚀刻下方的第三金属层；
[0016]第九步：采用
CVD
方式沉积一层第三绝缘层，为钝化绝缘层；
[0017]第十步：采用
PVD
方式沉积第二透明电极保护层，选用
ITO
，并进行图案化；
[0018]此处第二透明电极保护层需进行两次曝光蚀刻，一次使用正型光阻和公共电极光罩曝光和蚀刻，然后使用负型光阻和第四绝缘层光罩曝光和蚀刻，最终得到所需图形；
[0019]第十一步：采用
PVD
方式沉积第一透明电极层，并进行图案化，此电极层作为公共电极；
[0020]第十二步：采用
CVD
方式沉积一层第四绝缘层，该层绝缘层在面内作为像素电容；
[0021]第十三步：对第四绝缘层进行开孔，为第三过孔
、
第四过孔
、
第五过孔；
[0022]第三过孔：使像素电极与源极相连接；
[0023]第四过孔
、
第五过孔：使像素电极桥接公共电极与触控金属层；
[0024]第十四步：采用
PVD
方式沉积第二透明电极层，并进行图案化，此电极层作为像素电极
。
[0025]进一步地，所述栅极金属层，选用
Mo/Al/Mo。
[0026]进一步地，所述栅极绝缘层，选用
SiOx。
[0027]进一步地，所述有源层，选
IGZO。
[0028]进一步地，所述源漏极金属层，选用
Mo/Al/Mo。
[0029]进一步地，所述钝化绝缘层，选用
SiOx。
[0030]进一步地，所述第一透明电极层和所述第二透明电极层，均选用
ITO。
[0031]进一步地，所述第四绝缘层，选用
SiOx。
[0032]本专利技术的优点在于：本专利技术的方法中共用了第四绝缘层光罩的开孔，并用像素电极桥接公共电极与触控金属层方式省去第三绝缘层的光罩，使
10Mask
阵列基板减少至
9Mask
，降低了成本
。
但由于共用一道开孔光罩，不同层的金属搭接往往会出现不同深浅孔的情况，同一道干蚀刻制程里需要干蚀刻不同深度的绝缘层，制程工艺里会以最深的过孔深度来进行干蚀刻，从而避免开孔异常而导致的过孔接触不良
。
深浅孔的蚀刻深度如果差异很多，不可避免的是浅孔内的金属会被不同程度的过蚀刻，特别是金属以
Mo/Al/Mo
的三明治结构特别明显，
TopMo
会被完全蚀刻掉，造成其他不良
。
本专利技术内的第三过孔需要蚀刻掉第二和第三和第四绝缘层厚度，第四过孔需要蚀刻掉第三和第四绝缘层厚度，第五过孔仅蚀刻第四绝缘层厚度
。
为此本专利技术在保证同样
9Mask
省光罩的阵列基板设计之下，在浅孔增加一层
ITO
保护层，降低浅孔内金属被过刻的风险
。
附图说明
[0033]下面参照附图结合实施例对本专利技术作进一步的描述
。
[0034]图1是现有技术的阵列基板结构示意图
。
[0035]图2是本专利技术的第一步结构示意图
。
[0036]图3是本专利技术的第二步结构示意图
。
[0037]图4是本专利技术的第三步结构示意图
。
[0038]图5是本专利技术的第四步结构示意图
。
[0039]图6是本专利技术的第五步结构示意图本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种避免
TopMo
过蚀刻的显示面板的制造方法，其特征在于：包括如下步骤：第一步：采用
PVD
方式在玻璃基板上沉积并图案化形成第一金属层，为栅极金属层；第二步：采用
CVD
方式沉积一层第一绝缘层，为栅极绝缘层；第三步：对第一绝缘层进行开孔，为第一过孔，用于使第二金属层与部分栅极金属层连接；第四步：采用
PVD
方式沉积一层有源层，并进行图案化；第五步：采用
PVD
方式沉积并图案化形成第二金属层，为源漏极金属层；第六步：采用
CVD
方式沉积一层第二绝缘层，为钝化绝缘层；第七步：涂布一层有机光阻，作为平坦层并进行图案化，源极位置进行开孔，为第二过孔；第八步：采用
PVD
方式沉积并图案化形成第三金属层，为触控金属层，该金属层选用
Mo/Al/Mo
；在第三金属层上同步沉积一层第一透明电极保护层，图案化过程中，先用草酸蚀刻这层第一透明电极保护层，然后用
Al
酸蚀刻下方的第三金属层；第九步：采用
CVD
方式沉积一层第三绝缘层，为钝化绝缘层；第十步：采用
PVD
方式沉积第二透明电极保护层，并进行图案化；此处第二透明电极保护层需进行两次曝光蚀刻，一次使用正型光阻和公共电极光罩曝光和蚀刻，然后使用负型光阻和第四绝缘层光罩曝光和蚀刻，最终得到所需图形；第十一步：采用
PVD
方式沉积第一透明电极层，并进行图案化，此电极层作为公共电极；第十二步：采用
CVD
方式沉积一层第四绝缘层，该层绝缘层在面内作为像素电容；第十三...

【专利技术属性】
技术研发人员：陈伟，金剑辉，
申请(专利权)人：华映科技集团股份有限公司，
类型：发明
国别省市：