成像元件和成像元件的制造方法技术

根据本公开一个实施方案的成像元件设置有：配线层，其包括在一个方向上延伸的多个配线；第一阻挡膜，其层叠在所述配线层上并且具有在所述多个配线中的任一配线上方的第一端面；第一绝缘膜，其层叠在所述配线层和第一阻挡膜上；第一空隙，其设置在所述配线层和第一绝缘膜之间，并且设置在彼此相邻的所述多个配线之间；和第二空隙，其设置在第一端面被设置的所述配线的上方，并且设置在第一端面附近

【技术实现步骤摘要】
【国外来华专利技术】成像元件和成像元件的制造方法


[0001]本公开涉及例如一种在配线之间具有空隙的成像元件和成像元件的制造方法
。

技术介绍

[0002]随着在半导体装置中半导体集成电路元件变得更加小型化，连接各元件的配线之间以及元件内的配线之间的间隔变得更窄
。
在这种情况下，例如，专利文献1公开了一种半导体装置，其中通过在配线之间形成空隙
(
间隙
)
来减小配线之间的电容
。
[0003]引文列表
[0004]专利文献
[0005]专利文献1：日本未审查专利申请公开第
2008
‑
193104
号

技术实现思路

[0006]顺便提及的是，近年来，层叠型图像传感器变得越来越普遍，并且要求减小配线电容
。
[0007]希望提供一种能够减小配线电容的成像元件和成像元件的制造方法
。
[0008]根据本公开实施方案的成像元件包括：配线层，其包括在一个方向上延伸的多个配线；第一阻挡膜，其层叠在所述配本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.
一种成像元件，包括：配线层，其包括在一个方向上延伸的多个配线；第一阻挡膜，其层叠在所述配线层上并且具有在所述多个配线中的任一配线上方的第一端面；第一绝缘膜，其层叠在所述配线层和第一阻挡膜上；第一空隙，其设置在所述配线层和第一绝缘膜之间，并且设置在彼此相邻的所述多个配线之间；和第二空隙，其设置在第一端面被设置的所述配线的上方，并且设置在第一端面附近
。2.
根据权利要求1所述的成像元件，其中，第一端面具有所述配线侧的端部更加缩回的倒锥形形状
。3.
根据权利要求1所述的成像元件，还包括第二绝缘膜，其设置在第一绝缘膜和第一阻挡膜之间，并且连续地覆盖第一端面以及所述多个配线的上面和侧面
。4.
根据权利要求3所述的成像元件，还包括：第二阻挡膜，其设置在第一阻挡膜和第二绝缘膜之间，具有与第一端面一起位于所述配线上方的第二端面，并且具有不同于第一阻挡膜的蚀刻速率；和第三空隙，其设置在第二阻挡膜的第二端面附近
。5.
根据权利要求4所述的成像元件，其中，第一端面和第二端面形成在彼此不同的位置
。6.
根据权利要求1所述的成像元件，还包括层叠在第一绝缘膜上并具有平坦表面的第三绝缘膜
。7.
根据权利要求6所述的成像元件，还包括隔着第一绝缘膜和第三绝缘膜与所述多个配线的至少一部分正对的第一导电膜
。8.
根据权利要求7所述的成像元件，其中，第一导电膜经由贯通第一绝缘膜和第三绝缘膜的连接部电气连接到所述多个配线的一部分
。9.
根据权利要求1所述的成像元件，其中，第一绝缘膜在所述多个配线上方具有凹凸
。10.
根据权利要求1所述的成像元件，其中，第一绝缘膜使用相对介电常数
k
为
3.0
以下的低介电常数材料形成
。11.
根据权利要求1所述的成像元件，其中，第一阻挡膜使用绝缘材料形成

【专利技术属性】
技术研发人员：三桥生枝，羽根田雅希，
申请(专利权)人：索尼半导体解决方案公司，
类型：发明
国别省市：