一种具有宽分辨率制造技术

本发明专利技术提供一种具有宽分辨率

【技术实现步骤摘要】
一种具有宽分辨率SSI接口型绝对值编码器数据采集器


[0001]本专利技术涉及
SSI
接口型绝对值编码器采集
，具体涉及一种具有宽分辨率
SSI
接口型绝对值编码器数据采集器
。

技术介绍

[0002]在常见的伺服运动控制系统中，用于测量角度的传感器件应用广泛，
SSI
接口型绝对值编码器经常被用于运动器件角度的测量
。SSI
接口型绝对值编码器的数据通信只需两路差分信号“时钟和数据”的串行方式来传输，具有安装成本少，线路简单的优点
。
[0003]本申请的专利技术人经过研究发现，不同厂家生产的
SSI
接口型绝对值编码器分辨率不一致，目前大多数
SSI
接口型绝对值编码器数据的读取需要采用专用集成芯片，或者采用
CPLD(Complex Programmable Logic Device
，复杂可编程逻辑器件
)
或
FPGA(Field Programmable Gate Array
，现场可编程门阵列
)
来实现，但这样较难灵活的匹配不同的
SSI
接口型绝对值编码器
。
因此亟需设计一种通用的
SSI
接口型绝对值编码器数据采集器，来实现宽分辨率的
SSI
接口型绝对值编码器数据的采集
。

技术实现思路

[0004]针对现有不同厂家生产的
SSI
接口型绝对值编码器分辨率不一致，目前大多数
SSI
接口型绝对值编码器数据的读取需要采用专用集成芯片，或者采用
CPLD
或
FPGA
来实现，但这样较难灵活的匹配不同的
SSI
接口型绝对值编码器的技术问题，本专利技术提供一种具有宽分辨率
SSI
接口型绝对值编码器数据采集器
。
[0005]为了解决上述技术问题，本专利技术采用了如下的技术方案：
[0006]一种具有宽分辨率
SSI
接口型绝对值编码器数据采集器，包括时钟信号输出电路
、
数据信号输入电路和
DSP
主控芯片；其中，
[0007]所述时钟信号输出电路适于与所述
DSP
主控芯片和
SSI
接口型绝对值编码器连接，所述时钟信号输出电路用于将
DSP
主控芯片
SPICLK
引脚发送的时钟信号转换为
SSI
接口型绝对值编码器所需要的差分电平信号，以驱动所述
SSI
接口型绝对值编码器进行角度数据的传输；
[0008]所述数据信号输入电路适于与所述
DSP
主控芯片和
SSI
接口型绝对值编码器连接，所述数据信号输入电路用于接收所述
SSI
接口型绝对值编码器表示角度物理量的数据差分信号并转换为适配
DSP
主控芯片的
TTL
电平信号；
[0009]所述
DSP
主控芯片控制
SPICLK
引脚的高低电平生成时钟信号，以达到宽量程数据传递适配1～
24
位分辨率的
SSI
接口型绝对值编码器的数据采集，所述
DSP
主控芯片还通过
SPISOMI
引脚获取经过所述数据信号输入电路转换后的
TTL
电平信号
。
[0010]进一步，所述时钟信号输出电路包括电平转换电路
、
输出端滤波电路和输出端阻抗匹配电阻，所述电平转换电路的输入端与
DSP
主控芯片的
SPICLK
引脚连接，所述电平转换电路用于将
DSP
主控芯片
SPICLK
引脚发送的时钟信号转换为
SSI
接口型绝对值编码器所需
要的差分电平信号后，顺序经过所述输出端滤波电路和输出端阻抗匹配电阻输出至
SSI
接口型绝对值编码器
。
[0011]进一步，所述电平转换电路包括电平转换芯片及电平转换外围电路，所述电平转换芯片选用型号为
SN65HVD78DR
的芯片，所述电平转换外围电路包括电阻
R168、
电阻
R170
和电容
C267
，所述电阻
R168、
电阻
R170、
电容
C267
的一端及电平转换芯片的第八引脚均与
3.3V
电源连接，所述电阻
R168
的另一端与电平转换芯片的第一
、
第二和第三引脚同时连接，所述电阻
R170
的另一端与电平转换芯片的第一引脚及
DSP
主控芯片的
SPICLK
引脚连接，所述电容
C267
的另一端及电平转换芯片的第五引脚均接地，所述电平转换芯的第六和第七引脚分别与输出端滤波电路连接
。
[0012]进一步，所述输出端滤波电路包括滤波电阻
R169
和
R174、
滤波电容
C266
和
C269
及限流电阻
R172
，所述滤波电阻
R169
的一端与电平转换芯片的第一输出端连接，所述滤波电阻
R174
的一端与电平转换芯片的第二输出端连接，所述滤波电容
C266
和
C269
的一端接地，所述滤波电阻
R169
和滤波电容
C266
的另一端与限流电阻
R172
的一端连接，所述滤波电阻
R174
和滤波电容
C269
的另一端与限流电阻
R172
的另一端连接，所述限流电阻
R172
的两端还分别与输出端阻抗匹配电阻的两端连接并作为与
SSI
接口型绝对值编码器相连接的
CLK+
单元接口和
CLK
‑
单元接口
。
[0013]进一步，所述数据信号输入电路包括输入端阻抗匹配电阻
R163
和
R165、
高速光耦
、
输入端限流电阻
R162
和
R167、
双路反相器，所述输入端阻抗匹配电阻
R163
的一端与
SSI
接口型绝对值编码器数据差分信号的一路输入端和输入端限流电阻
R162
的一端连接，所述输入端限流电阻
R162
的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种具有宽分辨率
SSI
接口型绝对值编码器数据采集器，其特征在于，包括时钟信号输出电路
、
数据信号输入电路和
DSP
主控芯片；其中，所述时钟信号输出电路适于与所述
DSP
主控芯片和
SSI
接口型绝对值编码器连接，所述时钟信号输出电路用于将
DSP
主控芯片
SPICLK
引脚发送的时钟信号转换为
SSI
接口型绝对值编码器所需要的差分电平信号，以驱动所述
SSI
接口型绝对值编码器进行角度数据的传输；所述数据信号输入电路适于与所述
DSP
主控芯片和
SSI
接口型绝对值编码器连接，所述数据信号输入电路用于接收所述
SSI
接口型绝对值编码器表示角度物理量的数据差分信号并转换为适配
DSP
主控芯片的
TTL
电平信号；所述
DSP
主控芯片控制
SPICLK
引脚的高低电平生成时钟信号，以达到宽量程数据传递适配1～
24
位分辨率的
SSI
接口型绝对值编码器的数据采集，所述
DSP
主控芯片还通过
SPISOMI
引脚获取经过所述数据信号输入电路转换后的
TTL
电平信号
。2.
根据权利要求1所述的具有宽分辨率
SSI
接口型绝对值编码器数据采集器，其特征在于，所述时钟信号输出电路包括电平转换电路
、
输出端滤波电路和输出端阻抗匹配电阻，所述电平转换电路的输入端与
DSP
主控芯片的
SPICLK
引脚连接，所述电平转换电路用于将
DSP
主控芯片
SPICLK
引脚发送的时钟信号转换为
SSI
接口型绝对值编码器所需要的差分电平信号后，顺序经过所述输出端滤波电路和输出端阻抗匹配电阻输出至
SSI
接口型绝对值编码器
。3.
根据权利要求2所述的具有宽分辨率
SSI
接口型绝对值编码器数据采集器，其特征在于，所述电平转换电路包括电平转换芯片及电平转换外围电路，所述电平转换芯片选用型号为
SN65HVD78DR
的芯片，所述电平转换外围电路包括电阻
R168、
电阻
R170
和电容
C267
，所述电阻
R168、
电阻
R170、
电容
C267
的一端及电平转换芯片的第八引脚均与
3.3V
电源连接，所述电阻
R168
的另一端与电平转换芯片的第一
、
第二和第三引脚同时连接，所述电阻
R170
的另一端与电平转换芯片的第一引脚及
DSP
主控芯片的
SPICLK
引脚连接，所述电容
C267
的另一端及电平转换芯片的第五引脚均接地，所述电平转换芯的第六和第七引脚分别与输出端滤波电路连接
。4.
根据权利要求3所述的具有宽分辨率
SSI
接口型绝对值编码器数据采集器，其特征在于，所述输出端滤波电路包括滤波电...

【专利技术属性】
技术研发人员：欧阳奇，余代宇，
申请(专利权)人：重庆大学，
类型：发明
国别省市：