基于时钟循环时间测量的自适应频率缩放制造技术

一种使用一杂讯调变代理

【技术实现步骤摘要】
【国外来华专利技术】基于时钟循环时间测量的自适应频率缩放
[0001]相关申请案的交叉参考
[0002]本申请案主张于
2021
年4月7日提交的标题为
「
基于时钟循环时间测量的自适应频率缩放
(Adaptive Frequency Scaling Based On Clock Cycle Time Measurement)」
的美国临时专利申请案第
63/171,622
号的优先权
。


[0003]本专利技术关于集成电路领域
。

技术介绍

[0004]集成电路
(IC)
可包括在扁平半导体基板
(
诸如硅晶圆
)
上的模拟及数字电子电路
。
使用光微影技术将微型晶体管印刷至基板上，以在极其小面积中生产具有数十亿个晶体管的复杂电路，从而使利用
IC
的现代电子电路设计既低成本又具有高效能
。IC
在工厂
(
称为晶圆代工厂
)
的装配线中生产，这些工厂已使
IC(
诸如互补金属氧化物半导体
(CMOS)IC)
的生产商品化
。
数字
IC
含有配置在晶圆上的功能及
/
或逻辑单元中的数十亿晶体管，且封装在金属
、
塑胶
、
玻璃或陶瓷外壳中
。
外壳或
「
封装
」
诸如借由使用焊料连接至电路板
。
封装类型可包括引线框架
(
通孔
、
表面安装
、
晶片载体及
/
或其类似物
)、
接脚格栅阵列
、
晶片级封装
、
球栅阵列及
/
或其类似物，以在
IC
垫与电路板之间进行连接
。
如本文中所使用，术语
IC
意指包括封装的集成电路
。
[0005]半导体
IC
使用由时钟信号控制的同步数字逻辑
。
时钟信号在半导体
IC
上产生
。
各种因素可导致时钟频率发生改变
。
自适应频率缩放
(AFS)
以控制时钟频率而闻名
。
控制
AFS
操作对于半导体
IC
的最佳效能是期望的
。
[0006]相关技术的前述实例及与其相关的限制旨在为说明性而非排他性的
。
在阅读说明书及研究诸图时，相关领域的其他限制对于所属
中具有通常知识者将为显而易见
。

技术实现思路

[0007]结合旨在为例示性及说明性而非限制范围的系统
、
工具及方法来描述及说明其以下具体实例及其态样
。
[0008]在一具体实例中，提供一种用于在半导体集成电路
(IC)
中产生时钟信号的控制器，该控制器包含：杂讯调变代理
(NMA)
，其经组态以测量时钟信号并且输出指示时钟信号的有效循环时间的参数；及自适应频率缩放
(AFS)
电路，其经选择性地组态以基于
NMA
的输出指示半导体
IC
的电源供应电压的改变而调整时钟信号的频率
。
[0009]在具体实例中，
AFS
电路经组态以在
NMA
的输出下降低于第一临限值的情况下启动调整时钟信号的频率
。
在具体实例中，
AFS
电路经组态以在
NMA
的输出上升超过第二临限值的情况下撤销启动调整时钟信号的频率，第二临限值高于第一临限值
。
[0010]在具体实例中，
AFS
电路在经启动时经组态以回应于
NMA
的输出指示时钟信号的有
效循环时间的缩减而缩减时钟信号的频率
。
[0011]在具体实例中，
NMA
包含：时间数字转换器，其经配置以将输入时钟信号的循环时间的测量值输出，指示时钟信号的有效循环时间的参数是基于时间数字转换器的测量输出
。
在具体实例中，时间数字转换器包含分接延迟线
。
在具体实例中，
NMA
进一步包含：输入端，其经配置以接收时钟信号；时钟分频器，其经组态以对所接收的时钟信号进行分频，并且提供经分频时钟信号；校准缓冲器，其经组态以调整经分频时钟信号，时间数字转换器的输入时钟信号是经调整的经分频时钟信号；及
NMA
处理逻辑，其经组态以接收来自时间数字转换器的测量输出并且产生指示时钟信号的有效循环时间的参数
。
[0012]在具体实例中，
AFS
电路包含：电源接脚电压输入，其经配置以接收用于
IC
的电源接脚电压；滤波器，其经组态以处理所接收的电源接脚电压并且产生用于输入至时钟产生器的锁相环路
(PLL)
的
PLL
滤波器输入；及
AFS
处理逻辑，其经组态以接收
NMA
的输出，并且回应于所接收的
NMA
的输出而控制
PLL
输出
。
在具体实例中，
PLL
滤波器输入经提供为至
PLL
的输入，以与
PLL
的低通滤波器的输出求和及
/
或作为至
PLL
的信号产生器的输入的成分
。
[0013]在具体实例中，
AFS
电路包含：
AFS
处理逻辑，其包含经组态以自多个时钟产生器电路中的一者作出选择的时钟选择逻辑，每一时钟产生器电路经组态以产生各自不同频率的时钟信号，该时钟信号是由所选择时钟产生器电路在该半导体
IC
中提供该时钟信号时所产生
。
[0014]在具体实例中，
AFS
处理逻辑经组态以回应于所接收的
NMA
的输出来控制
PLL
滤波器输入或时钟选择逻辑的启动及
/
或调整
PLL
滤波器输入或时钟选择逻辑
。
[0015]根据进一步具体实例，可提供一种半导体集成电路
(IC)
，其包含时钟产生电路及如本文中所揭示的用于产生时钟信号的控制器
。
[0016]根据其他具体实例，提供一种用于在半导体集成电路
(IC)
中产生时钟信号的方法，该方法包含：测量时钟信号以提供指示时钟信号的有效循环时间的参数；及使用自适应频率缩放...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.
一种用于在半导体集成电路
(IC)
中产生时钟信号的控制器，该控制器包含：杂讯调变代理
(NMA)
，其经组态以测量该时钟信号并且输出指示该时钟信号的有效循环时间的参数；及自适应频率缩放
(AFS)
电路，其经选择性地组态以基于该
NMA
的该输出指示该半导体
IC
的电源供应电压的改变而调整该时钟信号的频率
。2.
如权利要求1所述的控制器，其中该
AFS
电路经组态以在该
NMA
的该输出下降低于第一临限值的情况下启动对该时钟信号的该频率的调整
。3.
如权利要求2所述的控制器，其中该
AFS
电路经组态以在该
NMA
的该输出上升超过第二临限值的情况下撤销启动对该时钟信号的该频率的该调整，该第二临限值高于该第一临限值
。4.
如前述权利要求中任一项所述的控制器，其中该
AFS
电路在经启动时经组态以回应于该
NMA
的该输出指示该时钟信号的该有效循环时间的缩减而缩减该时钟信号的该频率
。5.
如前述权利要求中任一项所述的控制器，其中该
NMA
包含：时间数字转换器，其经配置以将输入时钟信号的循环时间的测量值输出，来指示该时钟信号的该有效循环时间的该参数是基于该时间数字转换器输出的该测量值
。6.
如权利要求6所述的控制器，其中该时间数字转换器包含分接延迟线
。7.
如权利要求5或权利要求6所述的控制器，其中该
NMA
进一步包含：输入端，其经配置以接收该时钟信号；时钟分频器，其经组态以对所接收的该时钟信号进行分频，并且提供经分频时钟信号；校准缓冲器，其经组态以调整该经分频时钟信号，该时间数字转换器的该输入时钟信号是经调整的该经分频时钟信号；及
NMA
处理逻辑，其经组态以接收自该时间数字转换器输出的该测量值并且产生指示该时钟信号的该有效循环时间的该参数
。8.
如前述权利要求中任一项所述的控制器，其中该
AFS
电路包含：电源接脚电压输入，其经配置以接收用于该
IC
的电源接脚电压；滤波器，其经组态以处理所接收的该电源接脚电压并且产生用于输入至时钟产生器的锁相环路
(PLL)
的
PLL
滤波器输入；及
AFS
处理逻辑，其经组态以接收该
NMA
的该输出，并且回应于所接收的该
NMA
的该输出而控制该
PLL
的输出
。9.
如权利要求8所述的控制器，其中该
PLL
滤波器输入经提供为至该
PLL
的输入，以与该
PLL
的低通滤波器的输出求和及
/
或作为至该
PLL
的信号产生器的输入的成分
。10.
如权利要求1至7中任一项所述的控制器，其中该
AFS
电路包含：
AFS
处理逻辑，其包含经组态以自多个时钟产生器电路中选择时钟产生器电路的时钟选择逻辑，每一时钟产生器电路经组态以产生具有各自不同频率的时钟信号，该时钟信号是由所选择的该时钟产生器电路在该半导体
IC
中提供时钟信号时所产生
。11.
如权利要求8至
10
中任一项所述的控制器，其中该
AFS
处理逻辑经组态以回应于所接收的该
NMA
的该输出，来控制该
PLL
滤波器输入或该时钟选择逻辑的启动及
/
或调...

【专利技术属性】
技术研发人员：艾尔，
申请(专利权)人：普腾泰克斯有限公司，
类型：发明
国别省市：