【技术实现步骤摘要】
一种高性能低功耗的四点翻转自恢复锁存器
[0001]本专利技术涉及集成电路设计领域,涉及抗辐射加固电路领域中的四点翻转
(Quadruple Node Upset
,
QNU)
自恢复锁存器设计,具体为一种高性能低功耗的四点翻转自恢复锁存器
。
技术背景
[0002]单粒子效应
(Single Event Effect
,
SEE)
,是指高能粒子穿过微电子器件的有源区时,造成器件状态非正常改变的一种辐射损伤效应
。
单粒子效应包括单粒子翻转
、
单粒子瞬态
、
单粒子烧毁和单粒子栅穿等,其中单粒子翻转是最难防护的单粒子效应
。
[0003]单粒子翻转
(Single Event Upset
,
SEU)
,是指高能粒子击中存储单元时,使得存储单元的逻辑值直接发生翻转的效应
。
按照发生翻转的节点数量,可以将单粒子翻转分为单点翻转
、
双点翻转
、
三点翻转和四点翻转等
。
[0004]单点翻转
(Single Node Upset
,
SNU)
,是指单个高能粒子击中存储单元时,使得存储单元内部的单个敏感节点的逻辑值发生翻转的情况
。
[0005]双点翻转
(Double Node Upset
,
DNU)
【技术保护点】
【技术特征摘要】
1.
一种高性能低功耗的四点翻转自恢复锁存器,其特征在于:6个传输门,
19
个
Muller
单元和6个钟控
Muller
单元;所述的6个传输门完全相同且具有相同的时钟控制信号;所述的
19
个
Muller
单元结构完全相同;所述的6个钟控
Muller
单元完全相同且具有相同的时钟控制信号;在透明期内,6个传输门导通,6个钟控
Muller
单元关断,输入信号
D
同时传播至锁存器内部节点
N2、N6、N9、N11、N13、N16、
并将
N11
节点作为输出端
Q
;在保持期内,6个传输门关断,6个钟控
Muller
单元导通,数据在
19
个
Muller
单元和6个钟控
Muller
单元组成的反馈环内锁存
。2.
根据权利要求1所述的一种高性能低功耗的四点翻转自恢复锁存器,其特征在于,所述的6个传输门分别是第一传输门
(125)
,第二传输门
(126)
,第三传输门
(127)
,第四传输门
(128)
,第五传输门
(129)
,第六传输门
(130)
,6个传输门完全相同且具有相同的时钟控制信号
。3.
根据权利要求1所述的一种高性能低功耗的四点翻转自恢复锁存器,其特征在于,所述的9个
Muller
单元分别是第一
Muller
单元
(100)
,第二
Muller
单元
(101)
,第三
Muller
单元
(102)
,第四
Muller
单元
(103)
,第五
Muller
单元
(104)
,第六
Muller
单元
(105)
,第七
Muller
单元
(106)
,第八
Muller
单元
(108)
,第九
Muller
单元
(110)
,第十
Muller
单元
(112)
,第十一
Muller
单元
(114)
,第十二
Muller
单元
(115)
,第十三
Muller
单元
(116)
,第十四
Muller
单元
(118)
,第十五
Muller
单元
(119)
,第十六
Muller
单元
(121)
,第十七
Muller
单元
(122)
,第十八
Muller
单元
(123)
,第十九
Muller
单元
(124)
,
19
个
Muller
单元结构完全相同
。4.
根据权利要求1所述的一种高性能低功耗的四点翻转自恢复锁存器,其特征在于,所述的6个钟控
Muller
单元分别是:第一钟控
Muller
单元
(107)
,第二钟控
Muller
单元
(109)
,第三钟控
Muller
单元
(111)
,第四钟控
Muller
单元
(113)
,第五钟控
Muller
单元
(117)
,第六钟控
Muller
单元
(120)。5.
根据权利要求1所述的一种高性能低功耗的四点翻转自恢复锁存器,其特征在于,
19
个
Muller
单元和6个钟控
Muller
单元构成了一个四环形结构,且相邻的环存在部分的
Muller
单元互相嵌套,具体为第八
Muller
单元
(108)
,第十
Muller
单元
(112)
,第十三
Muller
单元
(116)
,第一钟控
Muller
单元
(107)
,第三钟控
Muller
单元
(111)
,第四钟控
Muller
单元
(113)
,第五钟控
Muller
单元
(117)
为嵌套使用的
Muller
单元
。6.
根据权利要求1所述的一种高性能低功耗的四点翻转自恢复锁存器,其特征在于:每个传输门均由第一
PMOS
管
(401)
和第一
NMOS
管
(402)
组成,第一
PMOS
管
(401)
的源端连接输入信号
D
,第一
PMOS
管
(401)
的漏端连接输出端
Q
,第一
PMOS
管
(401)
的栅端连接互补时钟信号
CLKB
,第一
PMOS
管
(401)
体端连接电源
VDD
;第一
NMOS
管
(402)
的源端连接输入信号
D
,第一
NMOS
管
(402)
的漏端连接输出端
Q
,第一
NMOS
管
(402)
的栅端连接时钟信号
CLK
,第一
NMOS
管
(402)
的体端连接地信号
GND
;每个传输门均是在
CLK
信号为1,
CLKB
信号为0时导通,输入信号
D
同时传播至锁存器内部节点
N2、N6、N9、N11、N13、N16
,并将
N11
节点的逻辑值作为输出端
Q
;当
CLK
信号为0,
CLKB
信号为1时,6个传输门关断,输入信号
D
...
【专利技术属性】
技术研发人员:黄正峰,孙立霆,计润五,张岩,马东兴,潘俊,宋钛,黄纪钦,闫爱斌,倪天明,
申请(专利权)人:合肥工业大学,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。