【技术实现步骤摘要】
压力测试电路以及半导体存储装置
[0001]本专利技术有关压力测试电路以及半导体存储装置
。
技术介绍
[0002]传统上，在例如动态随机存储器
(DRAM)
或静态随机存取存储器
(SRAM)
等的半导体存储装置的封装工程前后，实施烧机测试
(Burn
‑
In Test)
以进行集成电路的信赖性检查
。
具体而言，烧机测试例如是通过长时间将施加于位线的预充电电压设定为外部电源的电压或更高的高电压
(
简称为压力电压
)
后，再判别集成于芯片的存储单元的良莠
。
为此，在测试装置或半导体存储装置设置压力测试电路，用以供给烧机用的压力电压
(
例如：特开平5‑
325547
号公报
)。
[0003]另外，已知的位线的预充电电路包括一个以上的晶体管
(
例如：
N
型或
P
型的金属氧化物半导体场效晶体管
(Metal
‑
Oxide
‑
Semiconductor Field Effect Transistor
，
MOSFET)
等
)
，且被配置为在烧机测试中，通过使一个以上的晶体管成为导通状态，将所输出的位线的预充电电压设定为压力电压
。
[0004]然而，由于位线的预充电电路所供应的压...
【技术保护点】
【技术特征摘要】
1.
一种压力测试电路，其特征在于，包括：控制电路，在测试模式中，控制供给电压，该供给电压为被供给到半导体存储装置内的包含晶体管的预充电电路的电压；其中，该控制电路基于外部电源的电压，以及包含于该预充电电路的晶体管的阈值电压，控制该供给电压
。2.
如权利要求1所述的压力测试电路，其特征在于，该预充电电路被配置为预充电半导体存储装置内的位线
。3.
如权利要求1所述的压力测试电路，其特征在于，随着该外部电源的电压提升，该控制电路控制该供给电压提升
。4.
如权利要求1所述的压力测试电路，其特征在于，随着该阈值电压提升，该控制电路控制该供给电压提升
。5.
如权利要求1所述的压力测试电路，其特征在于，还包括：升压电路，将该外部电源的电压升压并生成该供给电压；振荡器，生成用以驱动该升压电路的时脉信号；其中，该控制电路，通过控制该振荡器将由该升压电路生成的该供给电压设定为特定电平，以控制该供给电压
。6.
如权利要求5所述的压力测试电路，其特征在于，该控制电路还包括：恒定电流源；第一晶体管，连接于该供给电压与该恒定电流源之间；第二晶体管，连接该外部电源的电压；第三晶体管，连接于该第二晶体管与低电源电压之间；以及比较器，包含第一输入端子以及第二输入端子，该第一输入端子...
【专利技术属性】
技术研发人员：大平信裕，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。