一种垂直制造技术

本发明专利技术涉及一种垂直

【技术实现步骤摘要】
一种垂直FinFET结构的晶体管及其制备方法


[0001]本专利技术涉及半导体
，具体涉及一种垂直
FinFET
结构的晶体管及其制备方法
。

技术介绍

[0002]半导体技术是人类信息社会的基石，是二十世纪以来最有影响力的高科技之一
。
经过
70
年的发展，
SiC
和
GaN
引领着第三代半导体材料，但
SiC
在欧姆接触和高压肖特基接触等方面仍有亟待解决的问题
。
相对而言，氮化镓
(GaN)
材料具有禁带宽度大
、
高电子饱和速率
、
相对介电常数小
、
高临界击穿场强和高热导率等特性
。
利用氮化镓优秀的材料特性，可开发应用在高频高压大功率和抗辐射方面的器件，可以降低能源的损耗，可以使装备的体积大幅减少，具有非常广阔的应用开发前景
。
[0003]GaN
和
AlGaN
两种亚稳态结构由于晶体非对称结构导致的自身正负电荷中心不重合引起的自发极化效应
(Spontaneous Polarization
，
Psp)
和晶格常数不匹配出现外加应力影响导致的压电极化效应
(Piezoecectric Polarization
，
Ppz)
，可移动电子被锁在
AlGaN/GaN
界面处的势垒陷阱中，并形成浓度很高的二维电子气
(Two Dimensional Electron Gas
，
2DEG)
，这使得异质结
GaN HEMT
导通时的电阻很小
。
同时由于
GaN
材料的禁带宽度很大且本征载流子浓度很低，异质结
GaN HEMT
表现出很优异的耐压能力
。
这些特性都使得异质结
GaN HEMT
在半导体领域有很好的前景
。
[0004]水平结构
AlGaN/GaN HEMT
从
1993
年发展到至今，得益于
AlGaN/GaN
异质结界面处存在高浓度的
2DEG
，使器件具有较低的导通电阻及能量损耗
。
对于大功率器件来说，为了得到更高的电流密度和更大的击穿电压，器件横向尺寸必须不断的变大，而器件尺寸增大会带来额外的损耗，同时对于实现大规模集成电路来说会增加额外的困难
。
相较于横向结构器件，在相同器件尺寸下，垂直型
GaN HEMT
器件在垂直方向上施加源漏电场，将电场引入器件体内，电场分布会更加均匀，使得器件有更好的耐压能力，避免了由于器件表面电场集中而造成器件功能退化的一系列问题，同时可以通过增加纵向缓冲层厚度来提升耐压，降低了大功率器件对面积的要求，迎合了芯片小型化的发展需求，有利于降低封装难度和成本
。
虽然相比于横向器件，垂直型
GaN HEMT
器件进入公众视野的时间较短，但是发展迅速
。
其器件类型主要有三种：
(1)GaN CAVET
；
(2)GaN MOSFETs(Mental Oxide Semiconductor Field
‑
Effect Transistors)
；
(3)GaN Fin
‑
FETs(Fin
‑
Field Effect Transistors)。
[0005]但是，目前的垂直
Fin
‑
FETs
结构的载流子的迁移率和导电性仍需进一步提高
。

技术实现思路

[0006]为了解决现有技术中存在的上述问题，本专利技术提供了一种垂直
FinFET
结构的晶体管及其制备方法
。
本专利技术要解决的技术问题通过以下技术方案实现：
[0007]一种垂直
FinFET
结构的晶体管，所述垂直
FinFET
结构的晶体管包括：
[0008]从下至上依次层叠设置的衬底层
、
成核层
、
缓冲层
、
漏极接触层；
[0009]漂移层，设置于所述漏极接触层之上，所述漂移层包括漂移基底层和鳍部，所述漂移基底层设置于所述漏极接触层之上，所述鳍部设置于部分所述漂移基底层的上表面；
[0010]沟道层，设置于所述鳍部之上；
[0011]源极接触层，设置于所述沟道层之上；
[0012]第一势垒层和第二势垒层，均设置于所述漂移基底层之上，且所述第一势垒层的一侧面与所述鳍部
、
所述沟道层和所述源极接触层的一侧面相接触，所述第二势垒层的一侧面与所述鳍部
、
所述沟道层和所述源极接触层的另一侧面相接触，其中，所述第一势垒层与所述沟道层之间产生二维电子气，所述第二势垒层作为背势垒；
[0013]两个栅电极，均设置于所述漂移基底层之上，一个所述栅电极与所述第一势垒层的另一侧面相接触，另一个所述栅电极与所述第二势垒层的另一侧面相接触；
[0014]源电极，设置于所述第一势垒层
、
所述源极接触层和所述第二势垒层之上；
[0015]两个漏电极，分别设置于所述漏极接触层上表面的两端
。
[0016]在本专利技术的一个实施例中，所述漏极接触层
、
所述漂移层
、
所述沟道层
、
所述源极接触层的材料均包括三族氮化物半导体材料
。
[0017]在本专利技术的一个实施例中，所述漏极接触层
、
所述漂移层
、
所述沟道层和所述源极接触层的
c
轴平行于所述衬底层的上表面
。
[0018]在本专利技术的一个实施例中，所述漏极接触层
、
所述漂移层
、
所述沟道层和所述源极接触层的
(0001)
晶向从第一势垒层指向第二势垒层或者从第二势垒层指向第一势垒层
。
[0019]在本专利技术的一个实施例中，所述第一势垒层和所述第二势垒层的侧面包括
Ga
极性面
。
[0020]在本专利技术的一个实施例中，所述沟道层的材料包括
n
型轻掺杂的氮化镓，掺杂杂质为
Si
，掺杂浓度为
10
15
‑
10
18
cm
‑3，厚度为
10nm
‑1μ
m
；
[0021]所述第一势垒层和所述第二势垒层的材料包括
AlG本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种垂直
FinFET
结构的晶体管，其特征在于，所述垂直
FinFET
结构的晶体管包括：从下至上依次层叠设置的衬底层
、
成核层
、
缓冲层
、
漏极接触层；漂移层，设置于所述漏极接触层之上，所述漂移层包括漂移基底层和鳍部，所述漂移基底层设置于所述漏极接触层之上，所述鳍部设置于部分所述漂移基底层的上表面；沟道层，设置于所述鳍部之上；源极接触层，设置于所述沟道层之上；第一势垒层和第二势垒层，均设置于所述漂移基底层之上，且所述第一势垒层的一侧面与所述鳍部
、
所述沟道层和所述源极接触层的一侧面相接触，所述第二势垒层的一侧面与所述鳍部
、
所述沟道层和所述源极接触层的另一侧面相接触，其中，所述第一势垒层与所述沟道层之间产生二维电子气，所述第二势垒层作为背势垒；两个栅电极，均设置于所述漂移基底层之上，一个所述栅电极与所述第一势垒层的另一侧面相接触，另一个所述栅电极与所述第二势垒层的另一侧面相接触；源电极，设置于所述第一势垒层
、
所述源极接触层和所述第二势垒层之上；两个漏电极，分别设置于所述漏极接触层上表面的两端
。2.
根据权利要求1所述的垂直
FinFET
结构的晶体管，其特征在于，所述漏极接触层
、
所述漂移层
、
所述沟道层
、
所述源极接触层的材料均包括三族氮化物半导体材料
。3.
根据权利要求2所述的垂直
FinFET
结构的晶体管，其特征在于，所述漏极接触层
、
所述漂移层
、
所述沟道层和所述源极接触层的
c
轴平行于所述衬底层的上表面
。4.
根据权利要求2所述的垂直
FinFET
结构的晶体管，其特征在于，所述漏极接触层
、
所述漂移层
、
所述沟道层和所述源极接触层的
(0001)
晶向从第一势垒层指向第二势垒层或者从第二势垒层指向第一势垒层
。5.
根据权利要求2所述的垂直
FinFET
结构的晶体管，其特征在于，所述第一势垒层和所述第二势垒层的侧面包括
Ga
极性面
。6.
根据权利要求2所述的垂直
FinFET
结构的晶体管，其特征在于，所述沟道层的材料包括
n
型轻掺杂的氮化镓，掺杂杂质为
Si
，掺杂浓度为
10
15
‑
10
18
cm
‑3，厚度为
10nm
‑1μ
m
；所述第一势垒层和所述第二势垒层的材料包括
AlGaN
...

【专利技术属性】
技术研发人员：刘志宏，许淑宁，樊雨佳，徐美，周瑾，邢伟川，张苇杭，侯松岩，张进成，郝跃，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：