一种基于数学期望的制造技术

本发明专利技术公开了一种基于数学期望的

【技术实现步骤摘要】
一种基于数学期望的CMOS电路上升沿下降沿时间计算方法


[0001]本专利技术涉及
CMOS
电路
，尤其涉及一种基于数学期望的
CMOS
电路上升沿下降沿时间计算方法
。

技术介绍

[0002]CMOS
电路是一种特殊的电子集成电路，它的名称来源于它的制造技术
—
互补金属氧化物半导体，
CMOS
电路的制造技术基于半导体技术和金属氧化物制造技术，它的特点是低功耗
、
低噪声
、
高可靠性和耐久性，
CMOS
电路广泛应用于计算机
、
通信设备
、
电子设备和控制系统等领域，它的主要作用是实现数字逻辑功能，如逻辑门
、
触发器
、
寄存器
、
计数器等，
CMOS
电路的优点是低功耗
、
低噪声和高可靠性，它的缺点是工作速度较慢，需要较高的工作电压和较复杂的设计
。
[0003]上升沿和下降沿时间是指在电子电路中，输入信号从低电平到高电平变化或从高电平到低电平变化的时间过程，上升沿时间是指输入信号从低电平上升到高电平时的时间，下降沿时间则是指输入信号从高电平下降到低电平时的时间
。
[0004]在
CMOS
电路中，上升沿和下降沿时间是由电路中传输管的特性以及输入信号的特性共同决定的，计算
CMOS
电路的上升沿和下降沿时间需要考虑传输管的特性参数和输入信号的数学期望等因素，在计算上升沿和下降沿时间时，需要考虑电路中所有传输管的延迟时间以及输入信号的上升时间和下降时间，同时，也需要考虑其他因素如噪声
、
温度等对电路性能的影响，并进行全面的仿真和实验验证，对此，本专利技术提出一种基于数学期望的
CMOS
电路上升沿下降沿时间计算方法
。

技术实现思路

[0005]本专利技术目的在于提供一种基于数学期望的
CMOS
电路上升沿下降沿时间计算方法，以解决上述问题
。
[0006]本专利技术通过下述技术方案实现：
[0007]一种基于数学期望的
CMOS
电路上升沿下降沿时间计算方法，其特征在于：包括以下步骤：
[0008]S1、
运行
CMOS
电路并进行参数测试，通过模拟电路运行，并利用对应的检测工具对电路的各项参数进行测试，包括输入电流
、
电源电流
、
传输延迟时间
、
温度系数的测试；
[0009]S2、
确定电路的传输延迟参数，延迟长度是指信号在电路中传输的距离，通常用微米
、
毫米或者米等长度单位来表示，延迟长度可以通过对电路的布局和布线进行分析来获得，也可以通过实验测量的方法来获得，电路的传输延迟参数对于电路的性能和稳定性具有重要影响；
[0010]S3、
确定输入信号的数学期望：计算
CMOS
电路延迟时间的数学期望需要先获得传输管的概率分布，这可以通过对传输管的尺寸
、
材料和工艺等因素进行分析和仿真来获得，数学期望可以通过对信号进行多次采样并计算得到，对于一个高斯分布的输入信号，其中
数学期望可以通过以下公式计算：
[0011][0012]其中，
V thi
和
Vtsi
分别表示阈值电压的上限和下限，
Pi
表示第
i
个工作点的概率，
n
表示工作点的数量
,E
表示数学期望；
[0013]S4、
计算电路的上升时间和下降时间：根据输入信号的数学期望和电路的传输延迟参数，可以计算电路的上升时间和下降时间，对于一个
CMOS
电路，其上升时间和下降时间的计算公式如下：
[0014]rise time
＝
ln(
山路管选型中的最大特性系数
÷
二分之标准差
)/(
山路管选型中的最大特性系数
×
标准差
)+E
；
[0015]fall time
＝
ln(
下山管选型中的最大特性系数
÷
二分之标准差
)/(
下山管选型中的最大特性系数
×
标准差
)+E
；
[0016]其中，山路管和下山管分别指电路中的传输管，它们的最大特性系数和标准差可以通过仿真或实验测量得到，标准差
[0017]其中，
xi
表示数据集中第
i
个数据点，表示数据集的平均值，
n
表示数据点的数量；
[0018][0019]其中，
xi
表示数据集中第
i
个数据点，表示数据集的平均值，
n
表示数据点的数量
[0020]用于表示数据的集中程度和分布形态；
[0021]S5、
输出结果，对各控制变量下对应的
rise time
和
fall time
进行统计整理和记录
。
[0022]优选地，所述步骤
S1
中在进行运行
CMOS
电路并进行参数测试操作之前，需要进行前期准备工作，所述前期准备工作具体包括以下步骤：
[0023]S11
：测量操作环境的温度，并通过空调等温控设备尽量保证操作环境处于常温环境，并对该温度进行记录；
[0024]S12
：减小噪声对于
CMOS
电路的影响，具体包括提高电路的增益和信噪比，使得信号可以克服噪声的影响
、
使用低噪声的器件，如低噪声运放
、
低噪声晶体管
、
使用滤波技术，将噪声和信号进行分离，从而减小噪声的影响
、
控制电路中的温度
、
电源电压和频率等参数，以减小噪声的影响，在设计电路时，考虑噪声的影响，并选择合适的电路拓扑和参数来减小噪声的影响
。
[0025]S13
：稳定电源电压，使其符合
CMOS
电路的运行电压，减小噪声对于
CMOS
电路的影响，具体包括：使用稳定的电源，并采取相应的滤波措施，以保证电源电压的稳定性和可靠性
、
控制电源电压的范围，避免出现过高或过低的电压
、
减小电源噪声的影响，如使用低噪声的电源滤波器
、
控制电源电流，在设计电路时，考虑电源电压的影响，并选择合适的电路拓扑和参数来减小电源电压的影响，在设计和使用
CMOS
电本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种基于数学期望的
CMOS
电路上升沿下降沿时间计算方法，其特征在于：包括以下步骤：
S1、
运行
CMOS
电路并进行参数测试，通过模拟电路运行，并利用对应的检测工具对电路的各项参数进行测试，包括输入电流
、
电源电流
、
传输延迟时间
、
温度系数的测试；
S2、
确定电路的传输延迟参数，延迟长度是指信号在电路中传输的距离，通常用微米
、
毫米或者米等长度单位来表示，延迟长度可以通过对电路的布局和布线进行分析来获得，也可以通过实验测量的方法来获得，电路的传输延迟参数对于电路的性能和稳定性具有重要影响；
S3、
确定输入信号的数学期望：计算
CMOS
电路延迟时间的数学期望需要先获得传输管的概率分布，这可以通过对传输管的尺寸
、
材料和工艺等因素进行分析和仿真来获得，数学期望可以通过对信号进行多次采样并计算得到，对于一个高斯分布的输入信号，其中数学期望可以通过以下公式计算：其中，
V thi
和
Vtsi
分别表示阈值电压的上限和下限，
Pi
表示第
i
个工作点的概率，
n
表示工作点的数量
,E
表示数学期望；
S4、
计算电路的上升时间和下降时间：根据输入信号的数学期望和电路的传输延迟参数，可以计算电路的上升时间和下降时间，对于一个
CMOS
电路，其上升时间和下降时间的计算公式如下：
rise time
＝
ln(
山路管选型中的最大特性系数
÷
二分之标准差
)/(
山路管选型中的最大特性系数
×
标准差
)+E
；
fall time
＝
ln(
下山管选型中的最大特性系数
÷
二分之标准差
)/(
下山管选型中的最大特性系数
×
标准差
)+E
；其中，山路管和下山管分别指电路中的传输管，它们的最大特性系数和标准差可以通过仿真或实验测量得到，标准差
σ
＝
sqrt(∑(xi
‑
x
‑
)^2/(n
‑
1))
其中，
xi
表示数据集中第
i
个数据点，
x
‑
表示数据集的平均值，
n
表示数据点的数量；二分之标准差＝
±
σ
/2
＝
±
sqrt(∑(xi
‑
x
‑
)^2/(n
‑
1))
其中，
xi
表示数据集中第
i
个数据点，
x
‑
表示数据集的平均值，
n
表示数据点的数量用于表示数据的集中程度和分布形态
。S5、
输出结果，对各控制变量下对应的
rise time
和
fall time
进行统计整理和记录
。2.
根据权利要求1所述的一种基于数学期望的
CMOS
电路上升沿下降沿时间计算方法，其特征在于：所述步骤
S1
中在进行运行
CMOS
电路并进行参数测试操作之前，需要进行前期准备工作，所述前期准备工作具体包括以下步骤：
S11
：测量操作环境的温度，并通过空调等温控设备尽量保证操作环境处于常温环境，并对该温度进行记录；
S12
：减小噪声对于
CMOS
电路的影响，具体包括提高电路的增益和信噪比，使得信号可以克服噪声的影响
、
使用低噪声的器件，如低噪声运放
、
低噪声晶体管
、
使用滤波技术，将噪声和信号进行分离，从而减小噪声的影响
、
控制电路中的温度
、
电源电压和频率等参数，以减小噪声的影响，在设计电路时，考虑噪声的影响，并选择合适的电路拓扑和参数来减小噪
声的影响
。S13
：稳定电源电压，使其符合
CMOS
电路的运行电压，减小噪声对于
CMOS
电路的影响，具体包括：使用稳定的电源，并采取相应的滤波措施，以保证电源电压的稳定性和可靠性
、
控制电源电压的范围，避免出现过高或过低的电压
、
减小电源噪声的影响，如使用低噪声的电源滤波器
、
控制电源电流，在设计电路时，考虑电源电压的影响，并选择合适的电路拓扑和参数来减小电源电压的影响，在设计和使用
CMOS
电路时需要考虑电源电压的影响，并采取相应的措施来保证电路的性能和稳定性
。3.
根据权利要求1所述的一种基于数学期望的
CMOS
电路上升沿下降沿时间计算方法，其特征在于：所述步骤
S2
中的确定电路的传输延迟参数包括以下步骤：
S21
：确定电路中的关键路径，关键路径是指电路中传输延迟最大的路径，通常通过电路分析和仿真来确定关键路径；
S22
：测量电路中关键路径的传输延迟，传输延迟可以通过使用示波器或其他测试仪器来测量，在测试中，需要将信号源连接到电路的关键路径的输入端，并在输出端接上示波器或其他测试仪器来测量传输延迟；

【专利技术属性】
技术研发人员：张萌，蒲超，宋雅筠，李尚绅，
申请(专利权)人：航天科工通信技术研究院有限责任公司，
类型：发明
国别省市：