一种多核处理器集成电路制造技术

本实用新型专利技术提供一种多核处理器集成电路，涉及集成电路技术领域，包括电路主板，电路主板的顶部设有密封底板，密封底板的顶部设有封装盖板，电路主板的顶面两侧中部设有辅助触点，电路主板的底部均匀设有接触针脚，电路主板的表面设有辅助芯片

【技术实现步骤摘要】
一种多核处理器集成电路


[0001]本技术涉及集成电路
，尤其涉及一种多核处理器集成电路
。

技术介绍

[0002]随着电子产品的不断发展，处理器的核心数量越来越多，可以提高设备的运行速度和处理能力，同时还可以支持更复杂的应用程序，因此，多核处理器已经成为现代电子产品中不可或缺的组件之一，然而，由于多核处理器集成电路的复杂性和设计难度，其制造成本和工艺难度也越来越高，因此，需要研发一种能够有效降低制造成本和工艺难度的多核处理器集成电路
。
[0003]现有的处理器集成电路，由于整个结构完全封装，导致结构难以拆卸维护，导致后期的维护性和拓展性较弱
。

技术实现思路

[0004]本技术的目的是为了解决现有技术中存在的缺点，而提出的一种多核处理器集成电路
。
[0005]为了实现上述目的，本技术采用了如下技术方案：一种多核处理器集成电路，包括电路主板，所述电路主板的顶部设有密封底板，所述密封底板的顶部设有封装盖板，所述电路主板的顶面两侧中部设有辅助触点，所述电路主板的底部均匀设有接触针脚，所述电路主板的表面设有辅助芯片
、
电阻组件
、
解码芯片
、
主控芯片和三极管
。
[0006]优选的，所述辅助芯片
、
电阻组件
、
解码芯片和三极管均通过铜蚀电路和主控芯片相互电性连接
。
[0007]优选的，所述电路主板的顶部密封底板和封装盖板为可拆卸式封装结构
。
[0008]优选的，所述辅助触点与所述辅助芯片
、
电阻组件
、
解码芯片
、
三极管之间通过导线相互连接
。
[0009]优选的，所述主控芯片采用多核心设计，与辅助芯片
、
电阻组件
、
解码芯片
、
三极管相互电性连接
。
[0010]优选的，所述接触针脚的数量为
255
根，且布局呈
16
排均匀分布，每排各设有
16
根接触针脚，其中一侧拐角缺一针
。
[0011]优选的，所述解码芯片和三极管通过铜蚀电路和电阻组件相互电性连接
。
[0012]有益效果
[0013]本技术中，采用可拆卸式封装结构，由于电路主板的顶部密封底板和封装盖板均为可拆卸式结构，使得多核处理器集成电路具有更好的可维修性和可升级性，方便维护和升级
。
[0014]本技术中，辅助触点和电阻组件，电路主板的顶面两侧中部设有辅助触点，辅助触点与辅助芯片
、
电阻组件
、
解码芯片
、
三极管之间通过导线相互连接，这种设计可用于校准电路，从而提高电路的精度和稳定性
。
[0015]本技术中，采用多核心设计，主控芯片采用多核心设计，可提高电路的处理能力和效率，同时与辅助芯片
、
电阻组件
、
解码芯片
、
三极管相互电性连接，使得整个多核处理器集成电路的运行更加平稳和稳定
。
附图说明
[0016]图1为本技术的主体结构图；
[0017]图2为本技术的俯视图；
[0018]图3为本技术的侧视图；
[0019]图4为本技术的内部布局图
。
[0020]图例说明：
[0021]1、
电路主板；
2、
辅助触点；
3、
接触针脚；
4、
密封底板；
5、
封装盖板；
6、
辅助芯片；
7、
电阻组件；
8、
解码芯片；
9、
主控芯片；
10、
三极管
。
具体实施方式
[0022]为了使本技术实现的技术手段
、
创作特征
、
达成目的与功效易于明白了解，下面结合具体实施例和附图，进一步阐述本技术，但下述实施例仅仅为本技术的优选实施例，并非全部
。
基于实施方式中的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得其它实施例，都属于本技术的保护范围
。
[0023]下面结合附图描述本技术的具体实施例
。
[0024]具体实施例一：
[0025]参照图1‑4，一种多核处理器集成电路，包括电路主板1，电路主板1的顶部密封底板4和封装盖板5为可拆卸式封装结构，电路主板1的顶部设有密封底板4，密封底板4的顶部设有封装盖板5，电路主板1的顶面两侧中部设有辅助触点2，辅助触点2与辅助芯片
6、
电阻组件
7、
解码芯片
8、
三极管
10
之间通过导线相互连接，电路主板1的底部均匀设有接触针脚3，电路主板1的表面设有辅助芯片
6、
电阻组件
7、
解码芯片
8、
主控芯片9和三极管
10
，辅助芯片
6、
电阻组件
7、
解码芯片8和三极管
10
均通过铜蚀电路和主控芯片9相互电性连接，主控芯片9采用多核心设计，与辅助芯片
6、
电阻组件
7、
解码芯片
8、
三极管
10
相互电性连接，解码芯片8和三极管
10
通过铜蚀电路和电阻组件7相互电性连接，接触针脚3的数量为
255
根，且布局呈
16
排均匀分布，每排各设有
16
根接触针脚3，其中一侧拐角缺一针
。
[0026]一种多核处理器集成电路，它采用可拆卸式封装结构，由电路主板
1、
密封底板4和封装盖板5组成，电路主板1的表面上设置有辅助芯片
6、
电阻组件
7、
解码芯片
8、
主控芯片9和三极管
10
等元件，这些元件之间通过铜蚀电路实现相互电性连接，电路主板1的顶部设有密封底板4，密封底板4的顶部设有封装盖板5，它们之间通过螺纹等结构连接，并与电路主板1形成封闭的空间，这种可拆卸式封装结构可以方便地对多核处理器集成电路进行维护和更换，提高了电路的稳定性和可靠性，为了实现更好的连接效果，电路主板1的顶面两侧中部设有辅助触点2，它们通过导线与辅助芯片
6、
电阻组件
7、
解码芯片
8、
三极管
10
等元件相互连接，接触针脚3的数量为
255
根，呈
16
排均匀分布，每本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种多核处理器集成电路，包括电路主板
(1)
，其特征在于：所述电路主板
(1)
的顶部设有密封底板
(4)
，所述密封底板
(4)
的顶部设有封装盖板
(5)
，所述电路主板
(1)
的顶面两侧中部设有辅助触点
(2)
，所述电路主板
(1)
的底部均匀设有接触针脚
(3)
，所述电路主板
(1)
的表面设有辅助芯片
(6)、
电阻组件
(7)、
解码芯片
(8)、
主控芯片
(9)
和三极管
(10)。2.
根据权利要求1所述的一种多核处理器集成电路，其特征在于：所述辅助芯片
(6)、
电阻组件
(7)、
解码芯片
(8)
和三极管
(10)
均通过铜蚀电路和主控芯片
(9)
相互电性连接
。3.
根据权利要求1所述的一种多核处理器集成电路，其特征在于：所述电路主板
(1)
的顶部密封底板
(4)
和封装盖板
(5)

【专利技术属性】
技术研发人员：周钰，徐志刚，
申请(专利权)人：深圳市周励电子科技有限公司，
类型：新型
国别省市：