【技术实现步骤摘要】
芯片真空测试装置
[0001]本专利技术涉及芯片制造
，尤其涉及芯片真空测试装置。
技术介绍
[0002]芯片在电子学中是一种将电路小型化的方式，并时常制造在半导体晶圆表面上。治具主要作为协助控制位置或动作的一种工具，分为工艺装配类治具、项目测试类治具和线路板测试类治具三类。在芯片测试或者芯片贴盖时，芯片需要按照阵列排布在治具里面，治具有加工的呈阵列排布的凹槽，用于每颗芯片的位置校准。芯片排满治具后，治具连同芯片会整体进入下一道工序，进行整体测试，或者翻转贴合等工序。在此过程中，治具上的每一颗芯片都需要用真空吸附住，从而保证在搬运过程中，或者翻转过程中，芯片能够固定在定位治具中，不移位、不掉落。
[0003]由于运动位置精度问题，或者芯片材料自身的缺陷(如尺寸超差，或者底部附着异物)，在芯片摆放过程中，芯片有可能无法准确的放置到对应的凹槽内。一旦这种情况发生，设备需要立即检测到，并采取相应的补救措施，比如重新放置，或者取走丢弃。这就对设备提出了自动检测的需求，设备不仅需要探测的芯片摆放不良的问题，同时也要准确的确定治具中那一颗或者哪几颗芯片摆放不良。否则，一旦有芯片掉落或者高度起翘，会导致芯片损坏甚至报废。
[0004]为了解决上述问题，现有技术中利用真空检测芯片摆放是否异常，设计比较复杂，而且对于实际使用的工况要求比较严格。为了保证检测的准确性，会给每一颗芯片的摆放位置单独配备一个独立的真空压力计，这种方法稳定可靠，但是会导致设备的成本大幅度提升，同时对设备的电气IO配置造成很大负担。>[0005]因此，亟需芯片真空测试装置，以解决上述问题。
技术实现思路
[0006]本专利技术的目的在于提供芯片真空测试装置，通过较少的真空检测器能够准确地检测到芯片摆放阵列中各个点的真空泄漏量以及泄漏位置，优化了真空通道的设计。
[0007]为了解决现有技术存在的上述问题，本专利技术采用以下技术方案：
[0008]芯片真空测试装置，包括：
[0009]治具，所述治具包括多个行真空通道和多个列真空通道，所述行真空通道与所述列真空通道交叉设置，且所述行真空通道连通于所述列真空通道，所述治具开设有多个放置槽，所述放置槽位于所述行真空通道与所述列真空通道的交叉点，且所述放置槽与所述行真空通道和所述列真空通道均连通设置；
[0010]真空检测器，所述真空检测器的数量有多个，多个所述真空检测器分别连通设置于所述行真空通道的一端和所述列真空通道的一端；
[0011]真空源，所述真空源通过多个管路连通设置于所述行真空通道的另一端和所述列真空通道的另一端。
[0012]优选地，所述行真空通道与所述列真空通道垂直设置。
[0013]优选地，多个所述行真空通道间隔设置，多个所述列真空通道间隔设置，所述行真空通道将多个所述列真空通道通过所述放置槽依次间接串联设置，所述列真空通道将多个所述行真空通道通过所述放置槽依次间接串联设置。
[0014]优选地，所述芯片真空测试装置还包括负压吸附组件，所述负压吸附组件设置于所述治具的底部，所述放置槽的底部开设有真空吸附口，所述负压吸附组件连通于所述真空吸附口。
[0015]优选地，所述负压吸附组件包括储存箱和吸气管，所述储存箱固定连接于所述治具的底部，所述吸气管的两端分别连通所述储存箱和所述真空吸附口。
[0016]优选地，所述真空吸附口包括行真空吸附口和列真空吸附口，所述行真空吸附口设置于所述行真空通道，所述列真空吸附口设置于所述列真空通道。
[0017]优选地，所述行真空吸附口和所述列真空吸附口均设置有发泡铝堵头，所述发泡铝堵头用于限制所述放置槽的真空流量。
[0018]优选地，所述真空源包括储气罐、真空泵和阀门，所述阀门的输出端通过多个所述管路与所述行真空通道和所述列真空通道连接，所述真空泵的输出端与所述阀门的输入端连接，所述真空泵的输入端与所述储气罐连接，所述阀门用于打开或关闭所述储气罐。
[0019]优选地，所述真空检测器设置为压力计或流量计。
[0020]优选地，所述芯片真空测试装置还包括指示灯，所述指示灯与所述真空检测器电连接，所述指示灯的数量与所述放置槽的数量相同，多个所述指示灯一一对应设置于所述放置槽的槽口。
[0021]本专利技术的有益效果为：
[0022]本专利技术提供的芯片真空测试装置，治具上设置的多个行真空通道和多个列真空通道呈阵列排布，在行真空通道和列真空通道之间的交叉点位有用于芯片摆放的放置槽，行真空通道连通于列真空通道，且放置槽与行真空通道和列真空通道均连通设置。真空检测器的数量有多个，多个真空检测器分别连通设置于行真空通道的一端和列真空通道的一端，真空源通过多个管路连通设置于行真空通道的另一端和列真空通道的另一端。通过较少的真空检测器能够准确地检测到芯片摆放阵列中各个点的真空泄漏量以及泄漏位置，优化了真空通道的设计。当所有行列阵列中的芯片均没有真空泄漏时，所有的真空检测器都读到的是高真空度，此真空度值可以作为真空没有泄漏的判断阈值。当某一个芯片处有真空泄漏时，对应的放置槽会形成一个低真空区域，连通该区域的行真空通道和列真空通道会把该低真空值反应到对应所在行和所在列的真空检测器。因此，任何一个放置槽的芯片摆放有真空泄漏，对应行和列的真空检测器均能检测到真空度的变化，而且这种对应关系是唯一的。
附图说明
[0023]图1为本专利技术实施例中芯片真空测试装置的结构示意图一；
[0024]图2为本专利技术实施例中芯片真空测试装置的结构示意图二。
[0025]附图标记：
[0026]1、治具；11、行真空通道；12、列真空通道；13、放置槽；14、行真空吸附口；15、列真
空吸附口；
[0027]2、真空检测器；
[0028]3、发泡铝堵头。
具体实施方式
[0029]下面结合附图和实施例对本专利技术作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本专利技术，而非对本专利技术的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本专利技术相关的部分而非全部结构。
[0030]在本专利技术的描述中，除非另有明确的规定和限定，术语“相连”、“连接”、“固定”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本专利技术中的具体含义。
[0031]在本专利技术中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.芯片真空测试装置，其特征在于，包括：治具(1)，所述治具(1)包括多个行真空通道(11)和多个列真空通道(12)，所述行真空通道(11)与所述列真空通道(12)交叉设置，且所述行真空通道(11)连通于所述列真空通道(12)，所述治具(1)开设有多个放置槽(13)，所述放置槽(13)位于所述行真空通道(11)与所述列真空通道(12)的交叉点，且所述放置槽(13)与所述行真空通道(11)和所述列真空通道(12)均连通设置；真空检测器(2)，所述真空检测器(2)的数量有多个，多个所述真空检测器(2)分别连通设置于所述行真空通道(11)的一端和所述列真空通道(12)的一端；真空源，所述真空源通过多个管路连通设置于所述行真空通道(11)的另一端和所述列真空通道(12)的另一端。2.根据权利要求1所述的芯片真空测试装置，其特征在于，所述行真空通道(11)与所述列真空通道(12)垂直设置。3.根据权利要求1所述的芯片真空测试装置，其特征在于，多个所述行真空通道(11)间隔设置，多个所述列真空通道(12)间隔设置，所述行真空通道(11)将多个所述列真空通道(12)通过所述放置槽(13)依次间接串联设置，所述列真空通道(12)将多个所述行真空通道(11)通过所述放置槽(13)依次间接串联设置。4.根据权利要求1所述的芯片真空测试装置，其特征在于，所述芯片真空测试装置还包括负压吸附组件，所述负压吸附组件设置于所述治具(1)的底部，所述放置槽(13)的底部开设有真空吸...
【专利技术属性】
技术研发人员：邵旭飞，郭晶莹，
申请(专利权)人：盛吉盛智能装备江苏有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。