包括存储器单元串的存储器阵列和形成包括存储器单元串的存储器阵列的方法技术

本申请涉及包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法。一种包括存储器单元串的存储器阵列包括横向间隔开的存储器块，所述横向间隔开的存储器块个别地包括第一竖直堆叠，所述第一竖直堆叠包括竖直交替的绝缘层和导电层。存储器单元串包括延伸穿过所述绝缘层和所述导电层的沟道材料串。第二竖直堆叠在所述第一竖直堆叠旁边。所述第二竖直堆叠包括下部部分正上方的上部部分。所述上部部分包括相对于彼此具有不同组成的竖直交替的层。所述下部部分包括虚设插塞，其包括金属材料正上方的金属氧化物。所述金属氧化物和所述金属材料相对于彼此包括不同组成。公开了其它实施例，包含方法。包含方法。包含方法。

【技术实现步骤摘要】
包括存储器单元串的存储器阵列和形成包括存储器单元串的存储器阵列的方法


[0001]本文中所公开的实施例涉及包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法。

技术介绍

[0002]存储器是一种类型的集成电路系统且用于计算机系统中以存储数据。存储器可被制造成个别存储器单元的一或多个阵列。可使用数字线(其也可称作位线、数据线或感测线)和存取线(其也可称作字线)对存储器单元进行写入或从中进行读取。感测线可沿着阵列的列使存储器单元以导电方式互连，并且存取线可沿着阵列的行使存储器单元以导电方式互连。每一存储器单元可通过感测线和存取线的组合唯一地寻址。
[0003]存储器单元可为易失性、半易失性或非易失性的。非易失性存储器单元可在不通电的情况下将数据存储很长一段时间。非易失性存储器通常被指定为具有至少约10年保留时间的存储器。易失性存储器会消散，且因此经刷新/重写以维持数据存储。易失性存储器可具有数毫秒或更短的保留时间。无论如何，存储器单元被配置成以至少两个不同可选状态保留或存储存储器。在二进制系统中，状态被认为是“0”或“1”。在其它系统中，至少一些个别存储器单元可被配置成存储多于两个水平或状态的信息。
[0004]场效应晶体管是可用于存储器单元中的一种类型的电子组件。这些晶体管包括一对导电源极/漏极区，所述一对导电源极/漏极区之间具有半导电沟道区。导电栅极邻近于沟道区且通过薄的栅极绝缘体与沟道区分离。向栅极施加合适的电压允许电流通过沟道区从源极/漏极区中的一者流动到另一者。当从栅极去除电压时，大大地防止了电流流动通过沟道区。场效应晶体管还可包含额外结构，例如，作为栅极绝缘体与导电栅极之间的栅极构造的部分的可逆可编程电荷存储区。
[0005]快闪存储器是一种类型的存储器，且大量用于现代计算机和装置中。例如，现代个人计算机可使BIOS存储在快闪存储器芯片上。作为另一实例，越来越常见的是，计算机和其它装置利用呈固态硬盘的快闪存储器替代传统的硬盘驱动器。作为又一实例，快闪存储器在无线电子装置中普及，这是因为快闪存储器使制造商能够在新的通信协议变得标准化时支持所述新的通信协议，且使制造商能够提供针对增强特征远程升级装置的能力。
[0006]存储器阵列可布置于存储器页、存储器块和部分块(例如，子块)和存储器平面中，例如，如第2015/0228651号、第2016/0267984号和第2017/0140833号美国专利申请公开案中的任一者中所展示和描述。存储器块可至少部分地界定竖直堆叠的存储器单元的个别字线层中的个别字线的纵向轮廓。到这些字线的连接可在竖直堆叠的存储器单元的阵列的末端或边缘处的所谓“阶梯状结构”中发生。阶梯状结构包含个别“台阶”(替代地称为“阶”或“阶梯”)，其界定个别字线的接触区，竖向延伸的导电通孔接触所述接触区以提供对字线的电存取。

技术实现思路

[0007]本公开的实施例提供一种用于形成包括存储器单元串的存储器阵列的方法，包括：在衬底上形成将包括竖直交替的第一层和第二层的堆叠的下部部分，所述堆叠包括横向间隔开的存储器块区，所述下部部分包括在将形成个别沟道材料串的位置的插塞，所述插塞包括牺牲材料，所述牺牲材料包括金属材料正上方的金属氧化物，所述金属氧化物和所述金属材料相对于彼此包括不同组成；在所述下部部分正上方形成所述堆叠的上部部分的所述竖直交替的第一层和第二层，所述第一层的材料与所述第二层的材料具有不同组成；使沟道开口形成到所述上部部分中到达所述插塞；以及通过所述沟道开口去除插塞的所述牺牲材料且其后在所述沟道开口中的个别沟道开口中形成沟道材料串。
[0008]本公开的另一实施例提供一种用于形成包括存储器单元串的存储器阵列的方法，包括：在衬底上形成将包括竖直交替的第一层和第二层的堆叠的下部部分，所述堆叠包括横向间隔开的存储器块区，所述下部部分包括个别地处于横向紧邻的所述存储器块区之间的轨道，所述轨道包括牺牲材料，所述牺牲材料包括金属材料正上方的金属氧化物，所述金属氧化物和所述金属材料相对于彼此包括不同组成；在所述下部部分正上方形成所述堆叠的上部部分的所述竖直交替的第一层和第二层，所述第一层的材料与所述第二层的材料具有不同组成；使沟槽形成到所述上部部分中到达所述轨道且通过所述沟槽去除所述轨道的所述牺牲材料；以及形成延伸穿过所述存储器块区中的所述第一层和所述第二层的沟道材料串。
[0009]本公开的又一实施例提供一种包括存储器单元串的存储器阵列，包括：横向间隔开的存储器块，其个别地包括第一竖直堆叠，所述第一竖直堆叠包括竖直交替的绝缘层和导电层，存储器单元串包括延伸穿过所述绝缘层和所述导电层的沟道材料串；以及在所述第一竖直堆叠旁边的第二竖直堆叠，所述第二竖直堆叠包括下部部分正上方的上部部分，所述上部部分包括相对于彼此具有不同组成的竖直交替的层，所述下部部分包括虚设插塞，所述虚设插塞包括金属材料正上方的金属氧化物，所述金属氧化物和所述金属材料相对于彼此包括不同组成。
[0010]本公开的再一实施例提供一种包括存储器单元串的存储器阵列，包括：横向间隔开的存储器块，其个别地包括第一竖直堆叠，所述第一竖直堆叠包括竖直交替的绝缘层和导电层，存储器单元串包括延伸穿过所述绝缘层和所述导电层的沟道材料串；以及在所述第一竖直堆叠旁边的第二竖直堆叠，所述第二竖直堆叠包括下部部分正上方的上部部分，所述上部部分包括相对于彼此具有不同组成的竖直交替的层，所述下部部分包括虚设轨道，所述虚设轨道包括金属材料正上方的金属氧化物，所述金属氧化物和所述金属材料相对于彼此包括不同组成。
附图说明
[0011]图1到3是根据本专利技术的实施例的将包括存储器单元的竖向延伸串的阵列的构造的部分的图解性横截面图。
[0012]图4到41是根据本专利技术的一些实施例的在处理中的图1到3的构造或其部分或替代和/或额外实施例的图解依序横截面图和/或放大视图。
具体实施方式
[0013]本专利技术的实施例涵盖用于形成存储器阵列的方法，所述存储器阵列例如NAND阵列或具有阵列下外围控制电路系统(例如，阵列下CMOS)的其它存储器单元的阵列。本专利技术的实施例涵盖所谓的“后栅”或“替换栅”处理、所谓的“先栅”处理和其它处理，而不论是现有还是独立于形成晶体管栅极的时间而在未来开发。本专利技术的实施例还涵盖独立于制造方法的存储器阵列(例如，NAND架构)。参考可视为“后栅”或“替换栅”处理的图1到41来描述实例方法实施例。此外且无论如何，以下处理步骤序列只是一个实例，并且可使用实例处理步骤的其它序列(有或没有其它处理步骤)而无论是否使用“后栅/替换栅”处理。
[0014]图1到3展示构造10，其具有其中将形成晶体管和/或存储器单元的竖向延伸串的阵列或阵列区域12。构造10包括具有导电/导体/传导、半导电/半导体/半传导，或绝缘/绝缘体/绝缘性(即，其中以电气方式)材料中的任何一或多种的基底衬底11。各种材料已经竖向形成于基底衬底11上。材料可在图1到3所描绘的材料的旁边、竖向向内或竖向向外。例如本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于形成包括存储器单元串的存储器阵列的方法，其包括：在衬底上形成将包括竖直交替的第一层和第二层的堆叠的下部部分，所述堆叠包括横向间隔开的存储器块区，所述下部部分包括在将形成个别沟道材料串的位置的插塞，所述插塞包括牺牲材料，所述牺牲材料包括金属材料正上方的金属氧化物，所述金属氧化物和所述金属材料相对于彼此包括不同组成；在所述下部部分正上方形成所述堆叠的上部部分的所述竖直交替的第一层和第二层，所述第一层的材料与所述第二层的材料具有不同组成；使沟道开口形成到所述上部部分中以到达所述插塞；以及通过所述沟道开口去除插塞的所述牺牲材料且其后在所述沟道开口中的个别沟道开口中形成沟道材料串。2.根据权利要求1所述的方法，其中所述金属材料包括金属氧化物。3.根据权利要求1所述的方法，其中所述金属材料不包括金属氧化物。4.根据权利要求1所述的方法，其中所述金属材料包括元素形式金属、金属氮化物和金属硅化物中的至少一种。5.根据权利要求1所述的方法，其中所述金属氧化物包括氧化铝、氧化钨、氧化铪、氧化铪铝和氧化钽中的至少一种。6.根据权利要求5所述的方法，其中所述金属氧化物包括氧化铝。7.根据权利要求6所述的方法，其中所述金属材料包括钨。8.根据权利要求1所述的方法，其中所述金属氧化物直接抵靠所述金属材料。9.根据权利要求1所述的方法，其中所述金属氧化物不直接抵靠所述金属材料。10.根据权利要求9所述的方法，其中所述金属氧化物和所述金属材料在各处通过绝缘体材料分离，所述绝缘体材料与所述金属氧化物和所述金属材料具有不同组成。11.根据权利要求1所述的方法，其包括与所述金属氧化物和所述金属材料具有不同组成的绝缘体材料，所述绝缘体材料处于所述金属氧化物与所述金属材料之间。12.根据权利要求1所述的方法，其包括：个别地处于横向紧邻的所述存储器块区之间的轨道，所述轨道包括所述牺牲材料，所述牺牲材料包括所述金属材料正上方的所述金属氧化物；以及使沟槽形成到所述上部部分中到达所述轨道且通过所述沟槽去除所述轨道的所述牺牲材料。13.根据权利要求12所述的方法，其包括与所述金属氧化物和所述金属材料具有不同组成的绝缘体材料，所述绝缘体材料在所述插塞中和所述轨道中处于所述金属氧化物与所述金属材料之间。14.根据权利要求13所述的方法，其中所述金属氧化物和所述金属材料在各处通过所述轨道中和所述插塞中的所述绝缘体材料分离。15.根据权利要求1所述的方法，其中所述存储器块区中的所述堆叠包括第一竖直堆叠，且所述方法进一步包括：在所述第一竖直堆叠旁边形成第二竖直堆叠，所述第二竖直堆叠包括下部部分正上方的上部部分，所述第二竖直堆叠中的所述上部部分包括相对于彼此具有不同组成的竖直交替的层，所述第二竖直堆叠中的所述下部部分包括虚设插塞，所述虚设插塞包括所述金属
材料正上方的所述金属氧化物，所述虚设插塞保持在包括所述存储器阵列的成品电路系统构造中。16.根据权利要求15所述的方法，其包括形成所述第二竖直堆叠以包括虚设轨道，所述虚设轨道包括所述金属材料正上方的所述金属氧化物，所述虚设轨道保持在所述成品电路系统构造中。17.根据权利要求15所述的方法，其中所述沟道材料串和所述沟道材料串为操作性的，并且所述方法进一步包括在所述虚设插塞中的个别虚设插塞正上方形成虚设沟道材料串。18.根据权利要求17所述的方法，其中所述虚设沟道材料串不延伸到其虚设插塞。19.根据权利要求1所述的方法，其中所述存储器块区中的所述堆叠包括第一竖直堆叠，且所述方法进一步包括：在所述第一竖直堆叠旁边形成第二竖直堆叠，所述第二竖直堆叠包括下部部分正上方的上部部分，所述第二竖直堆叠中的所述上部部分包括相对于彼此具有不同组成的竖直交替的层，所述第二竖直堆叠中的所述下部部分包括虚设轨道，所述虚设轨道包括所述金属材料正上方的所述金属氧化物，所述虚设轨道保持在包括所述存储器阵列的成品电路系统构造中。20.一种用于形成包括存储器单元串的存储器阵列的方法，其包括：在衬底上形成将包括竖直交替的第一层和第二层的堆叠的下部部分，所述堆叠包括横向间隔开的存储器块区，所述下部部分包括个别地处于横向紧邻的所述存储器块区之间的轨道，所述轨道包括牺牲材料，所述牺牲材料包括金属材料正上方的金属氧化物，所述金属氧化物和所述金属材料相对于彼此包括不同组成；在所述下部部分正上方形成所述堆叠的上部部分的所述竖直交替的第一层和第二层，所述第一层的材料与所述第二层的材料具有不同组成；使沟槽形成到所述上部部分中到达所述轨道且通过所述沟槽去除所述轨道的所述牺牲材料；以及形成延伸穿过所述存储器块区中的所述第一层和所述第二层的沟道材料串。21.根据权利要求20所述的方法，其中所述金属材料包括金属氧化物。22.根据权利要求20所述的方法，其中所述金属材料不包括金属氧化物。23.根据权利要求20所述的方法，其中所述金属材料包括元素形式金属、金属氮化物和金属硅化物中的至少一种。24.根据权利要求20所述的方法，其中所述金属氧化物包括氧...

【专利技术属性】
技术研发人员：A，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：