半导体器件及其制作方法技术

本发明专利技术公开了一种半导体器件及其制作方法，在制作

【技术实现步骤摘要】
半导体器件及其制作方法


[0001]本专利技术是关于半导体器件及工艺
，特别是关于一种半导体器件及其制作方法
。

技术介绍

[0002]现有的半导体器件，如图1所示，其沟槽结构
MTI
的顶角部分的阻挡层较薄甚至存在部分缺失的情况，这样会导致沟槽结构
MTI
内的
n
型掺杂物很容易从
n
型多晶硅中扩散出去
。
而这种掺杂物的扩散将降低埋层
(NBL)
与芯片内部之间的击穿电压，导致芯片容易发生损坏
。
[0003]公开于该
技术介绍
部分的信息仅仅旨在增加对本专利技术的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术
。

技术实现思路

[0004]本专利技术的目的在于提供一种半导体器件及其制作方法，其能够有效解决现有技术中的问题
。
[0005]为实现上述目的，本专利技术的实施例提供了一种半导体器件，包括：半导体主体
、
第一沟槽
、
第一沟槽隔离结构
、
第二沟槽以及第二沟槽结构
。
所述半导体主体包括具有第二掺杂类型的埋层，以及设置在所述埋层之上的具有第一掺杂类型的外延层，所述外延层中形成有器件区域，所述第二掺杂类型与所述第一掺杂类型相反；所述第一沟槽从所述外延层的顶表面延伸到所述外延层内；所述第一沟槽隔离结构设置于所述第一沟槽内，所述第一沟槽隔离结构被设置为隔离所述外延层中的器件区域；所述第二沟槽形成于所述第一沟槽内并自所述外延层的顶表面延伸至所述埋层；所述第二沟槽结构设置在所述第二沟槽中，所述第二沟槽结构被配置为将所述埋层电连接至所述外延层的顶表面
。
[0006]在本专利技术的一个或多个实施方式中，所述第二沟槽结构的两侧均设置有所述第一沟槽隔离结构且与第一沟槽隔离结构相接触
。
[0007]在本专利技术的一个或多个实施方式中，所述第二沟槽结构靠近所述器件区域的一侧设置有所述第一沟槽隔离结构且与第一沟槽隔离结构相接触
。
[0008]在本专利技术的一个或多个实施方式中，所述第一沟槽隔离结构的材料选自氧化物
。
[0009]在本专利技术的一个或多个实施方式中，所述第二沟槽结构包括：阻挡层以及第一导电材料
。
所述阻挡层至少形成于所述第二沟槽的侧壁上；所述第一导电材料形成于所述第二沟槽内，所述第一导电材料将所述埋层电连接至所述外延层的顶表面
。
[0010]在本专利技术的一个或多个实施方式中，所述阻挡层包括氧化物层
。
[0011]在本专利技术的一个或多个实施方式中，所述阻挡层包括氧化物层和氮化物层
。
[0012]在本专利技术的一个或多个实施方式中，所述第一导电材料选自多晶硅，多晶硅包括具有第二掺杂类型的掺杂物
。
[0013]在本专利技术的一个或多个实施方式中，所述半导体主体还包括具有第一掺杂类型的
衬底，所述埋层设置在所述衬底之上，所述半导体器件还包括第三沟槽以及第三沟槽结构；所述第三沟槽从所述外延层的顶表面延伸到所述衬底；所述第三沟槽结构设置在所述第三沟槽中，所述第三沟槽结构被配置为将所述衬底电连接至所述外延层的顶表面
。
[0014]在本专利技术的一个或多个实施方式中，所述第三沟槽结构的两侧均设置有所述第一沟槽结构且与第一沟槽结构相接触
。
[0015]本专利技术一实施例提供了一种半导体器件的制作方法，包括：提供半导体主体，所述半导体主体包括具有第二掺杂类型的埋层，以及设置在所述埋层之上的具有第一掺杂类型的外延层，所述第二掺杂类型与所述第一掺杂类型相反；在所述半导体主体中形成第一沟槽，所述第一沟槽从所述外延层的顶表面延伸到所述外延层内；在所述第一沟槽中形成第一沟槽隔离结构，所述第一沟槽隔离结构被设置为隔离所述外延层中的器件区域；在所述第一沟槽中形成第二沟槽，所述第二沟槽自所述外延层的顶表面延伸至所述埋层；在所述第二沟槽中形成第二沟槽结构，所述第二沟槽结构被配置为将所述埋层电连接至所述外延层的顶表面；在部分相邻的所述第一沟槽隔离结构之间的区域内，于所述外延层中形成器件区域
。
[0016]在本专利技术的一个或多个实施方式中，所述的在所述半导体主体中形成第一沟槽的步骤，包括；在所述外延层的顶表面上形成硬掩膜层；使用第一软掩模层对所述硬掩模层和所述半导体主体进行刻蚀，以在所述半导体主体中形成第一沟槽；剥离所述第一软掩模层
。
[0017]在本专利技术的一个或多个实施方式中，所述的在所述第一沟槽中形成第一沟槽隔离结构的步骤，包括：对所述第一沟槽两侧的硬掩模层进行回拉工艺以扩大所述第一沟槽的开口；在所述第一沟槽的内壁上生长衬垫氧化物层；在所述第一沟槽内沉积氧化物层，以形成所述第一沟槽隔离结构
。
[0018]在本专利技术的一个或多个实施方式中，所述的在所述第一沟槽中形成第二沟槽得步骤，包括：化学机械抛光
(CMP)
所述氧化物层至所述硬掩模层；使用第二软掩模层对所述第一沟槽内的氧化物层以及所述半导体主体进行刻蚀，以在所述氧化物层以及所述半导体主体中形成第二沟槽；剥离所述第二软掩模层
。
[0019]在本专利技术的一个或多个实施方式中，所述的在所述第二沟槽中形成第二沟槽结构的步骤包括：在所述第二沟槽的侧壁以及底壁上生长阻挡层；刻蚀并去除所述第二沟槽至少部分底壁的阻挡层；沉积具有第二掺杂类型的第一导电材料，使所述第一导电材料填充所述第二沟槽；去除所述硬掩膜层上的第一导电材料以及部分所述硬掩膜层
。
[0020]在本专利技术的一个或多个实施方式中，所述半导体主体还包括具有第一掺杂类型的衬底，所述埋层设置在所述衬底之上；在所述半导体主体中形成第一沟槽的步骤之前，还包括如下步骤：在所述半导体主体中形成第三沟槽，所述第三沟槽从所述外延层的顶表面延伸到所述衬底；在所述第三沟槽中形成第三沟槽结构，所述第三沟槽结构被配置为将所述衬底电连接至所述外延层的顶表面
。
[0021]在本专利技术的一个或多个实施方式中，所述的在所述半导体主体中形成第一沟槽的步骤，包括：在所述第三沟槽的两侧以及所述第三沟槽围成的区域内均形成所述第一沟槽
。
[0022]本专利技术又一实施例提供了一种半导体器件，包括：半导体主体
、
第一沟槽
、
第一沟槽隔离结构
、
第二沟槽以及第二沟槽结构
。
所述半导体主体包括具有第二掺杂类型的埋层，以及设置在所述埋层之上的具有第一掺杂类型的外延层，所述外延层中形成有器件区域，
所述第二掺杂类型与所述第一掺杂类型相反；所述第一沟槽从所述外延层的顶表面延伸到所述外延层内；所述第一沟槽隔离结构设置于所述第一沟槽内，所述第一沟槽隔离结构被设置为隔离所述外延层中的器件区域；所述第二沟槽形成于本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种半导体器件，其特征在于，包括：半导体主体，所述半导体主体包括具有第二掺杂类型的埋层，以及设置在所述埋层之上的具有第一掺杂类型的外延层，所述外延层中形成有器件区域，所述第二掺杂类型与所述第一掺杂类型相反；第一沟槽，从所述外延层的顶表面延伸到所述外延层内；第一沟槽隔离结构，设置于所述第一沟槽内，所述第一沟槽隔离结构被设置为隔离所述外延层中的器件区域；第二沟槽，形成于所述第一沟槽内并自所述外延层的顶表面延伸至所述埋层；第二沟槽结构，设置在所述第二沟槽中，所述第二沟槽结构被配置为将所述埋层电连接至所述外延层的顶表面
。2.
如权利要求1所述的半导体器件，其特征在于，所述第二沟槽结构的两侧均设置有所述第一沟槽隔离结构且与第一沟槽隔离结构相接触
。3.
如权利要求1所述的半导体器件，其特征在于，所述第二沟槽结构靠近所述器件区域的一侧设置有所述第一沟槽隔离结构且与第一沟槽隔离结构相接触
。4.
如权利要求1所述的半导体器件，其特征在于，所述第一沟槽隔离结构的材料选自氧化物
。5.
如权利要求1所述的半导体器件，其特征在于，所述第二沟槽结构包括：阻挡层，至少形成于所述第二沟槽的侧壁上；第一导电材料，形成于所述第二沟槽内，所述第一导电材料将所述埋层电连接至所述外延层的顶表面
。6.
如权利要求5所述的半导体器件，其特征在于，所述阻挡层包括氧化物层；或，所述阻挡层包括氧化物层和氮化物层
。7.
如权利要求5所述的半导体器件，其特征在于，所述第一导电材料选自多晶硅，多晶硅包括具有第二掺杂类型的掺杂物
。8.
如权利要求1所述的半导体器件，其特征在于，所述半导体主体还包括具有第一掺杂类型的衬底，所述埋层设置在所述衬底之上，所述半导体器件还包括第三沟槽以及第三沟槽结构；所述第三沟槽从所述外延层的顶表面延伸到所述衬底；所述第三沟槽结构设置在所述第三沟槽中，所述第三沟槽结构被配置为将所述衬底电连接至所述外延层的顶表面
。9.
如权利要求8所述的半导体器件，其特征在于，所述第三沟槽结构的两侧均设置有所述第一沟槽结构且与第一沟槽结构相接触
。10.
一种半导体器件的制作方法，其特征在于，包括：提供半导体主体，所述半导体主体包括具有第二掺杂类型的埋层，以及设置在所述埋层之上的具有第一掺杂类型的外延层，所述第二掺杂类型与所述第一掺杂类型相反；在所述半导体主体中形成第一沟槽，所述第一沟槽从所述外延层的顶表面延伸到所述外延层内；在所述第一沟槽中形成第一沟槽隔离结构，所述第一沟槽隔离结构被设置为隔离所述外延层中的器件区域；
在所述第一沟槽中形成第二沟槽，所述第二沟槽自所述外延层的顶表面延伸至所述埋层；在所述第二沟槽中形成第二沟槽结构，所述第二沟槽结构被配置为将所述埋层电连接至所述外延层的顶表面；在部分相邻的所述第一沟槽隔离结构之间的区域内，于所述外延层中形成器件区域
。11.
如权利要求
10
所述的半导体器件的制作方法，其特征在于，所述的在所述半导体主体中形成第一沟槽的步骤，包括；在所述外延层的顶表面上形成硬掩膜层；使用第一软掩模层对所述硬掩模层和所述半导体主体进行刻蚀，以在所述半导体主体中形成第一沟槽；剥离所述第一软掩模层
。12.
如权利要求
11
所述的半导体器件的制作方法，其特征在于，所述的在所述第一沟槽中形成第一沟槽隔离结构的步骤，包括：对...

【专利技术属性】
技术研发人员：马小波，李明，
申请(专利权)人：屹世半导体上海有限公司，
类型：发明
国别省市：