双模式开关频率控制系统技术方案

本实用新型专利技术公开了一种双模式开关频率控制系统，包括：振荡器、鉴相器以及环路滤波器。在RT模式下，所述振荡器能够输出预设频率的时钟信号；在PLL模式下，所述振荡器能够输出与外部时钟信号同步的时钟信号；在RT模式和/或PLL模式下，且所述振荡器工作于最低频率工作状态时，能够输出最低频率的时钟信号。本实用新型专利技术实施方式的双模式开关频率控制系统，能够实现RT模式和PLL模式之间相互切换，且锁相环建立速度快，能够缩短两种模式之间切换时振荡器输出的时钟信号的频率同步到外部时钟信号的频率时所需要的建立时间，有效解决了一般开关电源中开关频率单一模式控制的问题。源中开关频率单一模式控制的问题。源中开关频率单一模式控制的问题。

【技术实现步骤摘要】
双模式开关频率控制系统


[0001]本技术是关于集成电路
，特别是关于一种双模式开关频率控制系统。

技术介绍

[0002]开关电源被广泛的应用在集成电路领域，开关电源是一种高频化电能转换装置，通过将一个位准的电压，透过不同形式的架构转换为用户端所需求的电压或电流。现有的开关电源中的开关频率控制系统模式单一，难以满足多种应用场景的需求。
[0003]公开于该
技术介绍
部分的信息仅仅旨在增加对本技术的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。

技术实现思路

[0004]本技术的目的在于提供一种双模式开关频率控制系统，其采用双模式进行开关频率的控制。
[0005]为实现上述目的，本技术的实施例提供了一种双模式开关频率控制系统，包括：振荡器、鉴相器以及环路滤波器。
[0006]在RT模式下，所述振荡器能够输出预设频率的时钟信号CLOCK；在PLL模式下，所述振荡器能够输出与外部时钟信号CLK_SYNC同步的时钟信号CLOCK；在RT模式和/或PLL模式下，且所述振荡器工作于最低频率工作状态时，能够输出最低频率的时钟信号CLOCK。
[0007]在PLL模式下，所述鉴相器用于将时钟信号CLOCK和外部时钟信号CLK_SYNC进行比较，产生对应于时钟信号CLOCK和外部时钟信号CLK_SYNC相位差的误差电压。
[0008]在PLL模式下，所述环路滤波器用于消除所述误差电压中的高频信号和噪声信号并输出控制所述振荡器的控制电压VCONT_PRE，在所述控制电压VCONT_PRE的控制下，所述振荡器输出的时钟信号CLOCK能够同步到外部时钟信号CLK_SYNC。
[0009]在本技术的一个或多个实施方式中，所述振荡器包括模式转换电路、电流镜像电路、最低频率电路、频率维持电路、斜坡电压产生电路、比较器、逻辑电路和缓冲器BUFFER；其中，所述模式转换电路用于在RT模式和/或PLL模式下，根据对应的控制电压并通过所述电流镜像电路输出对应的电流；所述最低频率电路用于使得振荡器输出最低频率的时钟信号CLOCK；所述频率维持电路用于在RT模式下维持所述控制电压VCONT_PRE所对应的频率；所述斜坡电压产生电路用于根据所述电流镜像电路输出的电流输出对应的斜坡电压V
RAMP
；所述比较器用于将斜坡电压V
RAMP
和参考电压V
REF_OSC
进行比较后依次通过逻辑电路和缓冲器BUFFER输出时钟信号CLOCK。
[0010]在本技术的一个或多个实施方式中，所述最低频率电路包括PMOS管P7、电阻R3、电容C3、PMOS管P4和偏置电流源IBIAS2_FMIN；
[0011]其中，所述PMOS管P7的漏极通过所述电阻R3接地，所述PMOS管P7的栅极通过所述
偏置电流源IBIAS2_FMIN接地并通过所述电容C3连接电源VDD，所述PMOS管P7的栅极同时连接所述PMOS管P4的漏极，所述PMOS管P7的源极连接所述PMOS管P4的栅极、所述电流镜像电路和所述频率维持电路，所述PMOS管P4的源极连接电源VDD。
[0012]在本技术的一个或多个实施方式中，所述模式转换电路包括电阻R2、NMOS管N3、偏置电流源IBIAS1、运放、开关S3、开关S4、开关S5、开关S6、电阻R
SET
、电阻R
PLL
、NMOS管N4；
[0013]其中，所述运放的正极输入端通过开关S3连接参考电压V
REF
，所述电阻R2一端连接电源VDD、另一端连接NMOS管N3的漏极，所述NMOS管N3的栅极连接控制电压VCONT_PRE，所述NMOS管N3的源极通过偏置电流源IBIAS1接地，所述NMOS管N3的源极同时通过开关S4与运放的正极输入端连接，所述运放的负极输入端通过开关S5与电阻R
SET
连接，所述电阻R
SET
的另一端接地，所述运放的负极输入端通过开关S6与电阻R
PLL
连接，所述电阻R
PLL
的另一端接地，所述NMOS管N4的漏极与电流镜像电路连接，所述NMOS管N4的栅极与运放的输出端连接，所述NMOS管N4的源极与运放的负极输入端连接。
[0014]在本技术的一个或多个实施方式中，所述电流镜像电路包括PMOS管P3和PMOS管P6，所述PMOS管P3的源极连接电源VDD，所述PMOS管P3的漏极和栅极短接且连接PMOS管P6的栅极以及频率维持电路、最低频率电路和模式转换电路，所述PMOS管P6的源极连接电源VDD，所述PMOS管P6的漏极连接所述斜坡电压产生电路和所述比较器的正极输入端。
[0015]在本技术的一个或多个实施方式中，所述频率维持电路包括PMOS管P5、NMOS管N5、电阻R4和开关S7，所述PMOS管P5的源极连接电源VDD，所述PMOS管P5的栅极连接所述电流镜像电路和所述最低频率电路，所述PMOS管P5的漏极连接所述环路滤波器的输出端、以及振荡器的输入端，所述NMOS管N5的漏极和栅极短接且通过开关S7与PMOS管P5的漏极连接，所述NMOS管N5的源极通过电阻R4接地，在RT模式下，所述开关S7处于闭合状态。
[0016]在本技术的一个或多个实施方式中，所述斜坡电压产生电路包括NMOS管N6和电容Cosc，所述电容Cosc一端与NMOS管N6的漏极以及所述比较器的正极输入端连接、另一端与NMOS管N6的源极连接且同时接地，所述NMOS管N6的栅极连接逻辑电路的输出端。
[0017]在本技术的一个或多个实施方式中，在RT模式下，所述时钟信号CLOCK的频率f1的表达式为：
[0018]f1＝K*[V
REF
/(R
SET
*C
OSC
*V
REF_OSC
)]；
[0019]在PLL模式下，所述时钟信号CLOCK的频率f2的表达式为：
[0020]f2＝K*[V
CONT
/(R
PLL
*C
OSC
*V
REF_OSC
)]＝f
CLK_SYNC
；
[0021]其中，K为PMOS管P6和PMOS管P3的个数比，V
CONT
为NMOS管N3源极处的控制电压，f
CLK_SYNC
为外部时钟信号CLK_SYNC的频率。
[0022]本技术还公开了一种双模式开关频率控制系统，包括：第一锁相环路，所述第一锁相环路包括鉴相器、环路滤波器和第一振荡器；
[0023]在PLL模式下，所述第一振荡器能够输出与外部时钟信号CLK_SYNC同步的时钟信号CLOCK；在RT模式和/或PLL模式下，且所述第一振荡器工作于最低频率工作状态本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种双模式开关频率控制系统，其特征在于，包括：振荡器，在RT模式下，所述振荡器能够输出预设频率的时钟信号CLOCK；在PLL模式下，所述振荡器能够输出与外部时钟信号CLK_SYNC同步的时钟信号CLOCK；在RT模式和/或PLL模式下，且所述振荡器工作于最低频率工作状态时，能够输出最低频率的时钟信号CLOCK；鉴相器，在PLL模式下，用于将时钟信号CLOCK和外部时钟信号CLK_SYNC进行比较，产生对应于时钟信号CLOCK和外部时钟信号CLK_SYNC相位差的误差电压；以及环路滤波器，在PLL模式下，用于消除所述误差电压中的高频信号和噪声信号并输出控制所述振荡器的控制电压VCONT_PRE，在所述控制电压VCONT_PRE的控制下，所述振荡器输出的时钟信号CLOCK能够同步到外部时钟信号CLK_SYNC。2.如权利要求1所述的双模式开关频率控制系统，其特征在于，所述振荡器包括模式转换电路、电流镜像电路、最低频率电路、频率维持电路、斜坡电压产生电路、比较器、逻辑电路和缓冲器BUFFER；其中，所述模式转换电路用于在RT模式和/或PLL模式下，根据对应的控制电压并通过所述电流镜像电路输出对应的电流；所述最低频率电路用于使得振荡器输出最低频率的时钟信号CLOCK；所述频率维持电路用于在RT模式下维持所述控制电压VCONT_PRE所对应的频率；所述斜坡电压产生电路用于根据所述电流镜像电路输出的电流输出对应的斜坡电压V
RAMP
；所述比较器用于将斜坡电压V
RAMP
和参考电压V
REF_OSC
进行比较后通过逻辑电路和缓冲器BUFFER输出时钟信号CLOCK。3.如权利要求2所述的双模式开关频率控制系统，其特征在于，所述最低频率电路包括PMOS管P7、电阻R3、电容C3、PMOS管P4和偏置电流源IBIAS2_FMIN；其中，所述PMOS管P7的漏极通过所述电阻R3接地，所述PMOS管P7的栅极通过所述偏置电流源IBIAS2_FMIN接地并通过所述电容C3连接电源VDD，所述PMOS管P7的栅极同时连接所述PMOS管P4的漏极，所述PMOS管P7的源极连接所述PMOS管P4的栅极、所述电流镜像电路和所述频率维持电路，所述PMOS管P4的源极连接电源VDD。4.如权利要求2所述的双模式开关频率控制系统，其特征在于，所述模式转换电路包括电阻R2、NMOS管N3、偏置电流源IBIAS1、运放、开关S3、开关S4、开关S5、开关S6、电阻R
SET
、电阻R
PLL
、NMOS管N4；其中，所述运放的正极输入端通过开关S3连接参考电压V
REF
，所述电阻R2一端连接电源VDD、另一端连接NMOS管N3的漏极，所述NMOS管N3的栅极连接控制电压VCONT_PRE，所述NMOS管N3的源极通过偏置电流源IBIAS1接地，所述NMOS管N3的源极同时通过开关S4与运放的正极输入端连接，所述运放的负极输入端通过开关S5与电阻R
SET
连接，所述电阻R
SET
的另一端接地，所述运放的负极输入端通过开关S6与电阻R
PLL
连接，所述电阻R
PLL
的另一端接地，所述NMOS管N4的漏极与电流镜像电路连接，所述NMOS管N4的栅极与运放的输出端连接，所述NMOS管N4的源极与运放的负极输入端连接。5.如权利要求4所述的双模式开关频率控制系统，其特征在于，所述电流镜像电路包括PMOS管P3和PMOS管P6，所述PMOS管P3的源极连接电源VDD，所述PMOS管P3的漏极和栅极短接且连接PMOS管P6的栅极以及频率维持电路、最低频率电路和模式转换电路，所述PMOS管P6的源极连接电源VDD，所述PMOS管P6的漏极连接所述斜坡电压产生电路和所述比较器的正极输入端。6.如权利要求5所述的双模式开关频率控制系统，其特征在于，所述频率维持电路包括
PMOS管P5、NMOS管N5、电阻R4和开关S7，所述PMOS管P5的源极连接电源VDD，所述PMOS管P5的栅极连接所述电流镜像电路和所述最低频率电路，所述PMOS管P5的漏极连接所述环路滤波器的输出端、以及振荡器的输入端，所述NMOS管N5的漏极和栅极短接且通过开关S7与PMOS管P5的漏极连接，所述NMOS管N5的源极通过电阻R4接地，在RT模式下，所述开关S7处于闭合状态。7.如权利要求6所述的双模式开关频率控制系统，其特征在于，所述斜坡电压产生电路包括NMOS管N6和电容Cosc，所述电容Cosc一端与NMOS管N6的漏极以及所述比较器的正极输入端连接、另一端与NMOS管N6的源极连接且同时接地，所述NMOS管N6的栅极连接逻辑电路的输出端。8.如权利要求7所述的双模式开关频率控制系统，其特征在于，在RT模式下，所述时钟信号CLOCK的频率f1的表达式为：f1＝K*[V
REF
/(R
SET
*C
OSC
*V
REF_OSC
)]；在PLL模式下，所述时钟信号CLOCK的频率f2的表达式为：f2＝K*[V
CONT
/(R
PLL
*C
OSC
*V
REF_OSC
)]＝f
CLK_SYNC
；其中，K为PMOS管P6和PMOS管P3的个数比，V
CONT
为NMOS管N3源极处的控制电压，f
CLK_SYNC
为外部时钟信号CLK_SYNC的频率。9.一种双模式开关频率控制系统，其特征在于，包括：第一锁相环路，所述第一锁相环路包括鉴相器、环路滤波器和第一振荡器；在PLL模式下，所述第一振荡器能够输出与外部时钟信号CLK_SYNC同步的时钟信号CLOCK；在RT模式和/或PLL模式下，且所述第一振荡器工作于最低频率工作状态时，能够输出最低频率的时钟信号CLOCK；第二振荡器，与所述第一振荡器能够通过切换形成第二锁相环路；所述第二振荡器...

【专利技术属性】
技术研发人员：薛尚嵘，冯翰雪，李冬超，
申请(专利权)人：屹世半导体上海有限公司，
类型：新型
国别省市：