集成电路单元、栅极驱动电路及显示面板制造技术

本申请提供一种集成电路单元、栅极驱动电路及显示面板。集成电路单元中，输入控制子电路与选通信号端、第三时钟信号端、第一节点连接；输入子电路与第二时钟信号端、第一节点、第一电平信号端、第二节点连接；输出控制子电路与第四时钟信号端、第二节点、第一电平信号端、多个第三节点连接；输出电路包括多个输出子电路，与多个第三节点、多个第五时钟信号端、多个输出端、第五电平信号端连接；第一下拉控制子电路与第三节点、第二电平信号端、第三电平信号端、第四节点连接；第二下拉控制子电路与第二节点、第四时钟信号端、第四节点、第四电平信号端连接；下拉子电路与第四节点、第三节点、第四电平信号端、第三时钟信号端连接。第三时钟信号端连接。第三时钟信号端连接。

【技术实现步骤摘要】
集成电路单元、栅极驱动电路及显示面板


[0001]本申请涉及显示
，尤其涉及一种集成电路单元、栅极驱动电路及显示面板。

技术介绍

[0002]主动矩阵有机发光二极体(AMOLED)因高对比度、可视角度广以及响应速度快有望取缔液晶成为下一代显示器主流选择。作为一种OLED产品，其本身是需要EL器件(电致发光器件)进行发光，所需发光电流需要由驱动晶体管提供，由于驱动晶体管存在差异，因此为了产品发光的均匀性，必须增加器件特性的一致性，这就需要通过外部补偿和关机补偿进行纠正。
[0003]一般的外部补偿方式，存在无法输出随机帧位移信号，或者线路过于复杂等问题。

技术实现思路

[0004]本申请的目的在于提供一种显示装置、栅极驱动电路、集成电路单元及其驱动方法，可实现随机选通的补偿。
[0005]根据本申请的一个方面，提供一种集成电路单元，包括：
[0006]输入控制子电路，与选通信号端、第三时钟信号端、第一节点电连接，根据选通信号端与第三时钟信号端控制第一节点；
[0007]输入子电路，与第二时钟信号端、第一节点、第一电平信号端、第二节点电连接，根据第二时钟信号端与第一节点控制第二节点；
[0008]输出控制子电路，与第四时钟信号端、第二节点、第一电平信号端、多个第三节点电连接，根据第四时钟信号端、第二节点控制多个第三节点；
[0009]输出电路，包括多个输出子电路，多个所述输出子电路与多个第三节点、多个第五时钟信号端、多个输出端、第五电平信号端电连接，在第三节点与第五时钟信号端的控制下输出驱动信号；
[0010]第一下拉控制子电路，与第三节点、第二电平信号端、第三电平信号端、第四节点电连接，根据第三节点控制第四节点；
[0011]第二下拉控制子电路，与第二节点、第四时钟信号端、第四节点、第四电平信号端电连接，根据第二节点与第四时钟信号端控制第四节点；
[0012]下拉子电路，与第四节点、第三节点、第四电平信号端、第三时钟信号端电连接，根据第四节点与第三时钟信号端控制第三节点。
[0013]在一些实施例中，所述下拉子电路包括第一子下拉子电路和第二子下拉子电路；
[0014]所述第一子下拉子电路与第四节点、第三节点、第四电平信号端、第五节点电连接，根据第四节点控制第三节点；
[0015]所述第二子下拉子电路与第三节点、第五节点、第三时钟信号端电连接，根据第三时钟信号端控制第三节点。
[0016]在一些实施例中，所述第一子下拉子电路包括多个晶体管，所述晶体管的控制极与第四节点电连接，所述晶体管的第一端与第三节点电连接，所述晶体管的第二端与第四电平信号端电连接。
[0017]在一些实施例中，所述第二子下拉子电路包括多个晶体管，所述晶体管的控制极与第三时钟信号端电连接，所述晶体管的第一端与第三节点电连接，所述晶体管的第二端与第五节点电连接。
[0018]在一些实施例中，所述输入子电路包括第一电容和第十晶体管、第十一晶体管，第一电容第一端和第二端分别与第一电平信号端和第二节点连接，第十一晶体管的控制极、第一极、第二极分别与第二时钟信号端、第一电平信号端、第二节点电连接，第十晶体管的控制极、第一极、第二极分别与第一节点、第二时钟信号端、第二节点电连接。
[0019]在一些实施例中，所述输出控制子电路包括多个控制晶体管，所述控制晶体管的控制极、第一极、第二极分别与第四时钟信号端、第二节点、第三节点电连接。
[0020]在一些实施例中，所述输出子电路包括电容、输出晶体管以及下拉晶体管，所述电容第一极和输出晶体管的控制极作为输出子电路的控制极与第三节点电连接，输出晶体管的第一极与所述第五时钟信号端电连接，电容第二极和输出晶体管的第二极共同作为输出端；
[0021]下拉晶体管第一控制端、第一端分别与第四节点、所述输出晶体管的第二极电连接，下拉晶体管的第二端作为输出子电路的第三端与第五电平信号端电连接。
[0022]在一些实施例中，所述第一下拉控制子电路包括第十四晶体管、第十五晶体管、第十六晶体管、第十七晶体管，第十四晶体管控制极和第一极分别与第二电平信号端电连接，第十四晶体管的第二极与第十五晶体管的第一极电连接，第十五晶体管的控制极与第二电平信号端电连接，第十五晶体管的第二极与第十六晶体管的第一极及第十七晶体管的控制极电连接，第十六晶体管第二极与第三电平信号端电连接，第十六晶体管的控制极作为下拉控制子电路的第一控制端与第三节点电连接，第十七晶体管的第一极与第二电平信号端相连接，第十七晶体管的第二极与第四节点电连接。
[0023]在一些实施例中，所述第一下拉控制子电路包括第十四晶体管、第十五晶体管、第十六晶体管、第十七晶体管，第十四晶体管控制极和第一极分别与第二电平信号端电连接，第十四晶体管的第二极与第十五晶体管的第一极和第十五晶体管的控制极电连接，第十五晶体管的第二极与第十六晶体管的第一极及第十七晶体管的控制极电连接，第十六晶体管第二极与第三电平信号端电连接，第十六晶体管的控制极作为下拉控制子电路的第一控制端与第三节点电连接，第十七晶体管的第一极与第二电平信号端相连接，第十七晶体管的第二极与第四节点电连接。
[0024]在一些实施例中，所述第一下拉控制子电路还包括第十八晶体管，第十八晶体管的控制极、第一极、第二极分别与第三节点、第四节点、第四电平信号端电连接。
[0025]在一些实施例中，所述第一下拉控制子电路、所述第二下拉控制子电路以及所述下拉子电路的数量为多个。
[0026]在一些实施例中，所述第二下拉控制子电路包括第三十七晶体管、第三十八晶体管，所述第三十七晶体管的控制极、第一极分别连接第二节点、第四节点，所述第三十七晶体管的第二极与所述第三十八晶体管的第二极电连接，所述第三十八晶体管的控制极、第
二极分别与第四时钟信号端、第四电平信号端电连接。
[0027]在一些实施例中，所述集成电路单元还包括复位子电路，所述复位子电路分别与复位信号端、第一电平信号端、第二节点、第四节点、第四电平信号端电连接。
[0028]在一些实施例中，所述复位子电路包括第十九晶体管、第二十晶体管、第二十二晶体管，第十九晶体管、第二十晶体管、第二十二晶体管的控制极分别与复位信号端电连接，第十九晶体管的第一极与第一电平信号端电连接，第十九晶体管的第二极与第四节点电连接，第二十二晶体管的第一极与第二节点电连接，第二十二晶体管的第二极与第二十晶体管的第一极电连接，第二十晶体管的第二极与第四电平信号端电连接。
[0029]在一些实施例中，所述集成电路单元还包括防漏电子电路，所述防漏电子电路的第一控制极、第一端、第二端分别与第三节点、第一电平信号端、下拉子电路电连接。
[0030]在一些实施例中，所述集成电路单元还包括第三下拉子电路，所述第三下拉子电路分别与第二时钟信号端、第三时钟信号端、第一节点电连接，根据第二时钟信号端与第三时钟信号端控制第一节点。
[0本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路单元，其特征在于，包括：输入控制子电路，与选通信号端、第三时钟信号端、第一节点电连接，根据选通信号端与第三时钟信号端控制第一节点；输入子电路，与第二时钟信号端、第一节点、第一电平信号端、第二节点电连接，根据第二时钟信号端与第一节点控制第二节点；输出控制子电路，与第四时钟信号端、第二节点、第一电平信号端、多个第三节点电连接，根据第四时钟信号端、第二节点控制多个第三节点；输出电路，包括多个输出子电路，多个所述输出子电路与多个第三节点、多个第五时钟信号端、多个输出端、第五电平信号端电连接，在第三节点与第五时钟信号端的控制下输出驱动信号；第一下拉控制子电路，与第三节点、第二电平信号端、第三电平信号端、第四节点电连接，根据第三节点控制第四节点；第二下拉控制子电路，与第二节点、第四时钟信号端、第四节点、第四电平信号端电连接，根据第二节点与第四时钟信号端控制第四节点；下拉子电路，与第四节点、第三节点、第四电平信号端、第三时钟信号端电连接，根据第四节点与第三时钟信号端控制第三节点。2.根据权利要求1所述的集成电路单元，其特征在于，所述下拉子电路包括第一子下拉子电路和第二子下拉子电路；所述第一子下拉子电路与第四节点、第三节点、第四电平信号端、第五节点电连接，根据第四节点控制第三节点；所述第二子下拉子电路与第三节点、第五节点、第三时钟信号端电连接，根据第三时钟信号端控制第三节点。3.根据权利要求2所述的集成电路单元，其特征在于，所述第一子下拉子电路包括多个晶体管，所述晶体管的控制极与第四节点电连接，所述晶体管的第一端与第三节点电连接，所述晶体管的第二端与第四电平信号端电连接。4.根据权利要求2所述的集成电路单元，其特征在于，所述第二子下拉子电路包括多个晶体管，所述晶体管的控制极与第三时钟信号端电连接，所述晶体管的第一端与第三节点电连接，所述晶体管的第二端与第五节点电连接。5.根据权利要求1所述的集成电路单元，其特征在于，所述输入子电路包括第一电容和第十晶体管、第十一晶体管，第一电容第一端和第二端分别与第一电平信号端和第二节点连接，第十一晶体管的控制极、第一极、第二极分别与第二时钟信号端、第一电平信号端、第二节点电连接，第十晶体管的控制极、第一极、第二极分别与第一节点、第二时钟信号端、第二节点电连接。6.根据权利要求1所述的集成电路单元，其特征在于，所述输出控制子电路包括多个控制晶体管，所述控制晶体管的控制极、第一极、第二极分别与第四时钟信号端、第二节点、第三节点电连接。7.根据权利要求1所述的集成电路单元，其特征在于，所述输出子电路包括电容、输出晶体管以及下拉晶体管，所述电容第一极和输出晶体管的控制极作为输出子电路的控制极与第三节点电连接，输出晶体管的第一极与所述第五时钟信号端电连接，电容第二极和输
出晶体管的第二极共同作为输出端；下拉晶体管第一控制端、第一端分别与第四节点、所述输出晶体管的第二极电连接，下拉晶体管的第二端作为输出子电路的第三端与第五电平信号端电连接。8.根据权利要求1所述的集成电路单元，其特征在于，所述第一下拉控制子电路包括第十四晶体管、第十五晶体管、第十六晶体管、第十七晶体管，第十四晶体管控制极和第一极分别与第二电平信号端电连接，第十四晶体管的第二极与第十五晶体管的第一极电连接，第十五晶体管的控制极与第二电平信号端电连接，第十五晶体管的第二极与第十六晶体管的第一极及第十七晶体管的控制极电连接，第十六晶体管第二极与第三电平信号端电连接，第十六晶体管的控制极作为下拉控制子电路的第一控制端与第三节点电连接，第十七晶体管的第一极与第二电平信号端相连接，第十七晶体管的第二极与第四节点电连接。9.根据权利要求1所述的集成电路单元，其特征在于，所述第一下拉控制子电路包括第十四晶体管、第十五晶体管、第十六晶体管、第十七晶体管，第十四晶体管控制极和第一极分别与第二电平信号端电连接，第十四晶体管的第二极与第十五晶体管的第一极和第十五晶体管的控制极电连接，第十五晶体管的第二极与第...

【专利技术属性】
技术研发人员：袁志东，李永谦，刘苗，
申请(专利权)人：京东方科技集团股份有限公司北京京东方技术开发有限公司，
类型：发明
国别省市：