像素电路及其驱动方法技术

本申请公开了一种像素电路及其驱动方法

【技术实现步骤摘要】
像素电路及其驱动方法、以及显示面板


[0001]本申请涉及显示
，特别是涉及一种像素电路及其驱动方法
、
以及显示面板
。

技术介绍

[0002]目前，在显示产品中，显示面板包括多个
RGB
发光单元，每个发光单元需要设计独立的发光区域，并且每个发光单元由一个单独的像素驱动电路驱动发光
。
然而，随着显示产品的分辨率需求越来越高，为显示产品的像素尺寸提出了更高要求
。
然而像素驱动电路结构复杂，每个
RGB
发光单元的独立像素驱动电路对于高
PPI
设计而言在简化设计与工艺方面难度大，具有巨大的挑战，制约着高
PPI
显示领域的发展
。

技术实现思路

[0003]为了解决上述问题至少之一，本申请第一个方面提供一种像素电路，包括：像素驱动单元和发光单元，发光单元包括串联连接的至少两个发光子单元，像素驱动单元包括驱动控制模块和通路选择模块，其中
[0004]发光单元电连接至第一节点和第一电源信号端，
[0005]驱动控制模块，电连接至第二电源信号端
、
数据输入端
、
复位信号端
、
行扫描端
、
以及第一节点，配置为基于行扫描端的信号生成驱动电流，以及
[0006]通路选择模块，包括与发光子单元一一对应的通路选择子模块，每个通路选择子模块电连接至通路选择端
、
对应发光子单元的控制端
、
以及对应发光子单元的阳极和阴极，通路选择模块配置为基于通路选择端和各个控制端的信号选择驱动电流流经的通路，以使对应发光子单元发光
。
[0007]在一些可选的实施例中，发光单元包括第一发光子单元
、
第二发光子单元
、
以及第三发光子单元，通路选择模块包括：第一通路选择子模块
、
第二通路选择子模块
、
以及第三通路选择子模块，其中，
[0008]第一通路选择子模块，电连接至通路选择端
、
第一控制端
、
第一节点
、
第三节点
、
以及第三电源信号端，配置为基于第一控制端的信号将第一节点与第三节点短路，
[0009]第二通路选择子模块，电连接至通路选择端
、
第二控制端
、
第三节点
、
第五节点
、
以及第三电源信号端，配置为基于第二控制端的信号将第三节点与第五节点短路，
[0010]第三通路选择子模块，电连接至通路选择端
、
第三控制端
、
第五节点
、
第一电源信号端
、
以及第三电源信号端，配置为基于第三控制端的信号将第五节点与第一电源信号端短路，以及
[0011]第一发光子单元的阳极电连接至第一节点，阴极电连接至第三节点，第二发光子单元的阳极电连接至第三节点，阴极电连接至第五节点，第三发光子单元的阳极电连接至第五节点，阴极电连接至第一电源信号端
。
[0012]在一些可选的实施例中，其中，
[0013]第一通路选择子模块包括：第一晶体管
、
第二晶体管和第一电容，其中，第一晶体管的第一极电连接至通路选择端，第二极电连接至第二节点，控制极电连接至第一控制端，第二晶体管的第一极电连接至第一节点，第二极电连接至第三节点，控制极电连接至第二节点，第一电容的第一极电连接至第二节点，第二极电连接至第三电源信号端，
[0014]第二通路选择子模块包括：第三晶体管
、
第四晶体管和第二电容，其中，第三晶体管的第一极电连接至通路选择端，第二极电连接至第四节点，控制极电连接至第二控制端，第四晶体管的第一极电连接至第三节点，第二极电连接至第五节点，控制极电连接至第四节点，第二电容的第一极电连接至第四节点，第二极电连接至第三电源信号端，以及
[0015]第三通路选择子模块包括：第五晶体管
、
第六晶体管和第三电容，其中，第五晶体管的第一极电连接至通路选择端，第二极电连接至第六节点，控制极电连接至第三控制端，第六晶体管的第一极电连接至第五节点，第二极电连接至第一电源信号端，控制极电连接至第六节点，第三电容的第一极电连接至第六节点，第二极电连接至第三电源信号端
。
[0016]在一些可选的实施例中，驱动控制模块包括：数据写入模块
、
驱动模块
、
以及复位模块，其中，
[0017]数据写入模块，电连接至数据输入端
、
行扫描端
、
以及第一节点，配置为基于行扫描端的信号将数据输入端接入的信号写入第七节点，
[0018]驱动模块，电连接至第二电源信号端
、
第一节点
、
以及第七节点，配置为基于第七节点的电位生成驱动电流，以及
[0019]复位模块，电连接至行扫描端
、
复位信号端
、
以及第一节点，配置为基于行扫描端的信号，利用复位信号端接入的信号对第一节点进行复位
。
[0020]在一些可选的实施例中，其中，
[0021]数据写入模块包括第七晶体管，第七晶体管的第一极电连接至数据输入端，第二极电连接至第七节点，控制极电连接至行扫描端，
[0022]驱动模块包括第八晶体管和第四电容，第八晶体管的第一极电连接至第二电源信号端，第二极电连接至第一节点，控制极电连接至第七节点，第四电容的第一极电连接至第七节点，第二极电连接至第一节点
。
[0023]在一些可选的实施例中，其中，复位模块包括第九晶体管，第九晶体管的第一极电连接至复位信号端，第二极电连接至第一节点，控制极电连接至行扫描端
。
[0024]本申请第二个方面提供一种显示面板，包括：
M
行
×
N
列上文所述的像素电路，其中，
M、N
为正整数，
M、N
大于
1。
[0025]在一些可选的实施例中，通路选择端电连接至通路选择信号线，第
2n
‑1列与第
2n
列像素电路共用同一通路选择信号线，
[0026]其中，
N、n
为正整数，
N
大于1，
n
大于等于
1。
[0027]在一可选的实施例中，通路选择端电连接至通路选择信号线，数据输入端电连接至数据信号线，其中，
[0028]第
2n
‑1列与第
2n
列像素电路共用同一通路选择信号线且共用同一数据信号线，
[0029]第
m
行像素电路中，第本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种像素电路，其特征在于，包括：像素驱动单元和发光单元，所述发光单元包括串联连接的至少两个发光子单元，所述像素驱动单元包括驱动控制模块和通路选择模块，其中所述发光单元电连接至第一节点和第一电源信号端，所述驱动控制模块，电连接至第二电源信号端
、
数据输入端
、
复位信号端
、
行扫描端
、
以及所述第一节点，配置为基于所述行扫描端的信号生成驱动电流，以及所述通路选择模块，包括与所述发光子单元一一对应的通路选择子模块，每个所述通路选择子模块电连接至通路选择端
、
对应发光子单元的控制端
、
以及所述对应发光子单元的阳极和阴极，所述通路选择模块配置为基于所述通路选择端和各个所述控制端的信号选择所述驱动电流流经的通路，以使所述对应发光子单元发光
。2.
根据权利要求1所述的像素电路，其特征在于，所述发光单元包括第一发光子单元
、
第二发光子单元
、
以及第三发光子单元，所述通路选择模块包括：第一通路选择子模块
、
第二通路选择子模块
、
以及第三通路选择子模块，其中，所述第一通路选择子模块，电连接至所述通路选择端
、
第一控制端
、
所述第一节点
、
第三节点
、
以及第三电源信号端，配置为基于所述第一控制端的信号将所述第一节点与所述第三节点短路，所述第二通路选择子模块，电连接至所述通路选择端
、
第二控制端
、
所述第三节点
、
第五节点
、
以及所述第三电源信号端，配置为基于所述第二控制端的信号将所述第三节点与所述第五节点短路，所述第三通路选择子模块，电连接至所述通路选择端
、
第三控制端
、
所述第五节点
、
所述第一电源信号端
、
以及所述第三电源信号端，配置为基于所述第三控制端的信号将所述第五节点与所述第一电源信号端短路，以及所述第一发光子单元的阳极电连接至所述第一节点，阴极电连接至所述第三节点，所述第二发光子单元的阳极电连接至所述第三节点，阴极电连接至所述第五节点，所述第三发光子单元的阳极电连接至所述第五节点，阴极电连接至所述第一电源信号端
。3.
根据权利要求2所述的像素电路，其特征在于，其中，所述第一通路选择子模块包括：第一晶体管
、
第二晶体管和第一电容，其中，所述第一晶体管的第一极电连接至所述通路选择端，第二极电连接至第二节点，控制极电连接至所述第一控制端，所述第二晶体管的第一极电连接至所述第一节点，第二极电连接至所述第三节点，控制极电连接至所述第二节点，所述第一电容的第一极电连接至所述第二节点，第二极电连接至所述第三电源信号端，所述第二通路选择子模块包括：第三晶体管
、
第四晶体管和第二电容，其中，所述第三晶体管的第一极电连接至所述通路选择端，第二极电连接至第四节点，控制极电连接至所述第二控制端，所述第四晶体管的第一极电连接至所述第三节点，第二极电连接至所述第五节点，控制极电连接至所述第四节点，所述第二电容的第一极电连接至所述第四节点，第二极电连接至所述第三电源信号端，以及所述第三通路选择子模块包括：第五晶体管
、
第六晶体管和第三电容，其中，所述第五晶体管的第一极电连接至所述通路选择端，第二极电连接至第六节点，控制极电连接至所述第三控制端，所述第六晶体管的第一极电连接至所述第五节点，第二极电连接至所述第
一电源信号端，控制极电连接至所述第六节点，所述第三电容的...

【专利技术属性】
技术研发人员：袁粲，李永谦，王欣欣，万想，
申请(专利权)人：京东方科技集团股份有限公司北京京东方技术开发有限公司，
类型：发明
国别省市：