本发明专利技术实施例公开一种可变点ＦＦＴ／ＩＦＦＴ运算方法、装置及系统，涉及信号处理技术，解决了ＦＦＴ／ＩＦＦＴ处理延迟较长问题。该方法包括：前ｍ级蝶形运算的每级蝶形运算中，从每个蝶形运算单元各自对应的第一ＲＡＭ中依次读取两个数据到对应蝶形运算单元，并将蝶形运算后数据原址写回第一ＲＡＭ；从每个蝶形运算单元各自对应的第二ＲＡＭ中依次读取两个数据到对应蝶形运算单元，并将蝶形运算后数据原址写回第二ＲＡＭ；第ｍ＋１级至第ｎ级蝶形运算的每级蝶形运算中，分别从每个蝶形运算单元各自对应的两个ＲＡＭ中分别读取一个数据到对应蝶形运算单元，并将蝶形运算后数据原址写回所述对应的两个ＲＡＭ中。本发明专利技术实施例应用于信号处理领域。
【技术实现步骤摘要】
本专利技术涉及信号处理
，尤其涉及一种可变点FFT/IFFT运算方法、装置及 系统。
技术介绍
在通信领域中，往往根据不同的需求要求做不同点数的FFT/IFFT运算(快速傅里 叶变换/快速傅里叶逆变换)，甚至在同一个系统中的不同时刻需要完成不同点数的FFT/ IFFT运算。如多模中频的ASIC(Application Specif iclntegrated Circuit,专用集成电 路)芯片中，需要对UMTS (Universal MobileTelecommunication System,通用移动通信系 统)、CDMA(Code Division MultipleAddressing，码分多址)、LTE (Long Term Evolution, 一种3G移动通讯的长期演进技术)、GSM(Global System for Mobile communications,全 球移动通信系统)等各种制式中的一种或者几种制式同时进行处理。在LTE制式单载波的 情况下，需要做AWPC削波(Adaptive Weight Peak Cancellation,自适应权重削波)，由于 LTE包括1.4M、3M、5M、10M、15M、20M等各种不同的带宽模式，这是就需要根据LTE不同的带 宽模式做256点、512点、1024点、2048点FFT/IFFT运算，且处理延迟必须控制在2个LTE 的symbol之内。 现有技术中实现2048、1024、512点可变点FFT/IFFT的典型结构如图1所示，该可 变点FFT/IFFT的结构是基于顺序输入倒序输出的。 其中x (n)表示输入的等待进行FFT运算的数据。Clk表示工作时钟。FFT点数指 示用于指示FFT的点数 用同一个输出。x (k)表示FFT的输出，1024点单独输出，2048和512点的FFT公1024 /512表示为一个深度为1024或512的FIF0，深度根据FFT的点数确定。图1中其它类似图形的功能相同。BF2I和BF2II分别为两种不同结构的FFT蝶形计算单元c10/9表示10bit/9bit的计数器的第10bit/9bit。计数器的位宽由FFT点数确定，图 1中类似图形功能相同。 然而专利技术人发现在采用上述结构进行可变点运算时，由于该结构采用串行结构组 织FFT蝶形计算单元，在FFT运算过程中处理数据的延迟较长。如在做LTE单载波AWPC削 波的可变点FFT/IFFT运算时，会超过2个LTE的symbol 。
技术实现思路
本专利技术的实施例提供一种可变点FFT/IFFT运算方法、装置及系统，在进行可变点FFT/IFFT运算时，降低了可变点FFT/IFFT的处理延迟。 为达到上述目的，本专利技术的实施例采用如下技术方案 —种可变点FFT运算装置，包括 2n—m个深度为2m的RAM，用于存放2n点数据，所述每点数据分别存储在各自顺序对 应地址进行位倒序操作后得到的位倒序地址中； 2n—m—1个蝶形运算单元，用于对读写控制单元从所述RAM中读出的数据依次进行蝶 形运算； 读写控制单元，用于在前m级蝶形运算的每级蝶形运算中，从每个蝶形运算单元 各自对应的第一 RAM中依次读取两个数据到对应的蝶形运算单元，并将蝶形运算后的数据 原址写回第一 RAM ;从每个蝶形运算单元各自对应的第二 RAM中依次读取两个数据到对应 的蝶形运算单元，并将蝶形运算后的数据原址写回第二RAM; 在第m+1级至第n级蝶形运算中的每级蝶形运算中，分别从每个蝶形运算单元各 自对应的两个RAM中分别读取一个数据到对应的蝶形运算单元，并将蝶形运算后的数据原 址写回所述对应的两个RAM中。 —种可变点FFT/IFFT运算方法，其中2n点数据存放在2n—m个深度为2m的RAM中， 所述每点数据分别存储在各自顺序对应地址进行位倒序操作后得到的位倒序地址中，该方 法包括 在前m级蝶形运算的每级蝶形运算中，从每个蝶形运算单元各自对应的第一RAM 中依次读取两个数据到对应的蝶形运算单元，并将蝶形运算后的数据原址写回第一 RAM ; 从每个蝶形运算单元各自对应的第二 RAM中依次读取两个数据到对应的蝶形运算单元，并 将蝶形运算后的数据原址写回第二 RAM ; 在第m+1级至第n级蝶形运算中的每级蝶形运算中，分别从每个蝶形运算单元各自对应的两个RAM中分别读取一个数据到对应的蝶形运算单元，并将蝶形运算后的数据原址写回所述对应的两个RAM中。 —种FFT/IFFT处理系统，包括 FFT运算装置，用于在2n—m个深度为2m的RAM中存放2n点数据，所述每点数据分别 存储在各自顺序对应地址进行位倒序操作后得到的位倒序地址中，在前m级蝶形运算的每 级蝶形运算中，从每个蝶形运算单元各自对应的第一RAM中依次读取两个数据到对应的蝶 形运算单元，并将蝶形运算后的数据原址写回第一 RAM ;从每个蝶形运算单元各自对应的 第二 RAM中依次读取两个数据到对应的蝶形运算单元，并将蝶形运算后的数据原址写回第 二 RAM ; 在第m+1级至第n级蝶形运算中的每级蝶形运算中，分别从每个蝶形运算单元各 自对应的两个RAM中分别读取一个数据到对应的蝶形运算单元，并将蝶形运算后的数据原 址写回所述对应的两个RAM中； 地址变换装置，用于将FFT运算装置的预设输出地址进行位倒序操作得到IFFT运 算装置的输入地址； IFFT运算装置，用于将从FFT运算装置的预设输出地址读出的数据写入地址变换 装置得出的IFFT运算装置的输入地址中，在前m级蝶形运算的每级蝶形运算中，从每个蝶 形运算单元各自对应的第一 RAM中依次读取两个数据到对应的蝶形运算单元，并将蝶形运 算后的数据原址写回第一 RAM ;从每个蝶形运算单元各自对应的第二 RAM中依次读取两个 数据到对应的蝶形运算单元，并将蝶形运算后的数据原址写回第二 RAM ; 在第m+1级至第n级蝶形运算中的每级蝶形运算中，分别从每个蝶形运算单元各5自对应的两个RAM中分别读取一个数据到对应的蝶形运算单元，并将蝶形运算后的数据原 址写回所述对应的两个RAM中。 本专利技术实施例提供的可变点FFT/IFFT装置、运算方法及系统，通过将需要进行 FFT/IFFT运算的2n点数据中的每点数据分别存储在各自顺序对应地址进行位倒序操作后 得到的位倒序地址中，然后2n—m—1个蝶形运算单元对读写控制单元从所述RAM中读出的数据 依次进行蝶形运算。其中，前m级蝶形运算的每级蝶形运算中，从每个蝶形运算单元各自对 应的第一 RAM中依次读取两个数据到对应的蝶形运算单元，并将蝶形运算后的数据原址写 回第一 RAM ;从每个蝶形运算单元各自对应的第二 RAM中依次读取两个数据到对应的蝶形 运算单元，并将蝶形运算后的数据原址写回第二 RAM。在第m+1级至第n级蝶形运算中的每 级蝶形运算中，分别从每个蝶形运算单元各自对应的两个RAM中分别读取一个数据到对应 的蝶形运算单元，并将蝶形运算后的数据原址写回所述对应的两个RAM中。 由于在每级蝶形运算中，每个蝶形运算单元都在同时将读写控制单元从所述每个 蝶形运算单元各自对应的RAM中读取数据进行蝶形运算，并将每次的蝶形运算结果原址写 回，直到所述每个蝶形运算单元各自对应本文档来自技高网...
【技术保护点】
一种可变点ＦＦＴ运算装置，其特征在于，包括：２↑［ｎ－ｍ］个深度为２↑［ｍ］的ＲＡＭ，用于存放２↑［ｎ］点数据，所述每点数据分别存储在各自顺序对应地址进行位倒序操作后得到的位倒序地址中；２↑［ｎ－ｍ－１］个蝶形运算单元，用于对读写控制单元从所述ＲＡＭ中读出的数据依次进行蝶形运算；读写控制单元，用于在前ｍ级蝶形运算的每级蝶形运算中，从每个蝶形运算单元各自对应的第一ＲＡＭ中依次读取两个数据到对应的蝶形运算单元，并将蝶形运算后的数据原址写回第一ＲＡＭ；从每个蝶形运算单元各自对应的第二ＲＡＭ中依次读取两个数据到对应的蝶形运算单元，并将蝶形运算后的数据原址写回第二ＲＡＭ；在第ｍ＋１级至第ｎ级蝶形运算中的每级蝶形运算中，分别从每个蝶形运算单元各自对应的两个ＲＡＭ中分别读取一个数据到对应的蝶形运算单元，并将蝶形运算后的数据原址写回所述对应的两个ＲＡＭ中。
【技术特征摘要】
【专利技术属性】
技术研发人员：梅程强，甘初晖，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：94[中国|深圳]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。