即时生成简化的块模型视图制造技术

可以将字级设计模型加载到存储器中。接下来，可以创建掩蔽层，掩蔽层包括字级设计模型中不被IC设计分析系统所使用的对象。然后，可以使用掩蔽层来即时向IC设计分析系统提供简化的块模型视图。化的块模型视图。化的块模型视图。

【技术实现步骤摘要】
【国外来华专利技术】即时生成简化的块模型视图
[0001]相关申请
[0002]本申请要求于2021年03月24日提交的美国临时申请序列号63/165624的权益，出于所有目的，其内容通过引用以其整体并入本文。


[0003]本公开涉及一种电子设计自动化(EDA)系统。更具体地，本公开涉及用于即时生成简化的块模型视图的系统和方法。

技术介绍

[0004]工艺技术的进步以及对计算和存储的不断增加的需求已经推动了IC设计的尺寸和复杂性的增加。期望改进用于分析和调试较大且复杂的IC设计的IC设计工具的性能和容量。

技术实现思路

[0005]本文描述的实施例可以以即时(on
‑
the
‑
fly)向IC设计分析系统生成简化的块模型视图为特征。IC设计分析系统的示例包括但不限于时钟域交叉(CDC)分析系统、复位域交叉(RDC)分析系统、低功率(LP)分析系统或结构分析系统。字级设计模型可以被加载到存储器中。接下来，可以创建掩蔽层(masking layer)，掩蔽层包括字级设计模型中不被IC设计分析系统所使用的对象。然后，可以使用掩蔽层来即时向IC设计分析系统提供简化的块模型视图。
[0006]在本文描述的一些实施例中，可以接收来自IC设计分析系统的对字级设计模型中的连接性信息的请求。接下来，可以基于字级设计模型和掩蔽层来确定连接性信息。然后，可以将连接性信息提供给IC设计分析系统。
[0007]在本文描述的一些实施例中，可以通过首先通过从输入端口和输出端口起执行字级遍历来标识字级设计模型中的对象的子集，然后将不在对象的子集中的对象添加到掩蔽层，来创建掩蔽层。
[0008]在本文描述的一些实施例中，从输入端口和输出端口起执行字级遍历可以包括：标识从端口到第一级顺序寄存器的路径中的对象。
[0009]在本文描述的一些实施例中，从输入端口和输出端口起执行字级遍历可以包括：选择连接到第一CDC同步电路的第一端口，并且选择连接到第二CDC同步电路的第二端口。接下来，可以标识从第一端口起的第一路径中的对象和从第二端口起的第二路径中的对象，第一路径和第二路径汇聚在顺序寄存器处。
[0010]在本文描述的一些实施例中，标识字级设计模型中的对象的子集可以包括：并行地标识字级设计模型的不同块中的对象，然后将在字级设计模型的不同块中标识的对象聚合。在本文描述的一些实施例中，IC设计可以是片上系统(SoC)设计，简化的块模型视图可以对应于SoC设计中的顶层(top
‑
level)视图，并且字级设计模型的不同块可以对应于SoC
设计的顶层视图中的不同块。
附图说明
[0011]可以基于下面给出的详细描述和附图来理解本公开。附图仅用于说明的目的，并且不限制本公开的范围。此外，附图不一定按比例绘制。
[0012]图1图示了根据本文描述的一些实施例的IC设计的字级数据模型。
[0013]图2图示了根据本文描述的一些实施例的访问层，该访问层提供对IC设计的字级数据模型的访问。
[0014]图3A图示了根据本文描述的一些实施例的即时块简化。
[0015]图3B图示了根据本文描述的一些实施例的即时块简化。
[0016]图4图示了根据本文描述的一些实施例的使用即时块简化的设计流程。
[0017]图5图示了根据本文描述的一些实施例的使用即时块简化的设计流程。
[0018]图6图示了根据本文描述的一些实施例的用于提供简化的块模型视图的过程。
[0019]图7图示了根据本文描述的一些实施例的用以标识用于分析的对象的字级遍历。
[0020]图8图示了根据本文描述的一些实施例的用于并行执行即时块模型简化的过程。
[0021]图9图示了根据本文描述的一些实施例的IC的设计、验证和制造的示例流程。
[0022]图10图示了根据本文公开的一些实施例的计算机系统的示例机器，在其中可以执行用于使该机器执行本文所讨论的方法中的任何一种或多种方法的指令的集合。
具体实施方式
[0023]在层次化设计方法中，具有多个实例(instantiation)的IC块可以被描述一次，并且IC设计中的多个实例可以参考单个IC块描述。在扁平化设计中，可以对每个实例重复IC块的完整描述。在扁平化SoC设计上执行签核在计算上可能非常昂贵，或者甚至不可行。因此，在签核期间，可以采用层次化设计方法。使用层次化设计方法还可以帮助用户显著改进周转时间(TAT)。
[0024]在通常的层次化设计方法中，系统可以定义较低级别、较小、独立的设计单元(也被称为IC块)，并且可以执行优化和/或验证以在IC块级处实现期望的设计目标。接下来，当在层级中的较高级别(例如，在设计的顶层)处执行优化和/或验证时，系统可以为每个IC块生成表示性(简化的)块模型，以代替其完整逻辑视图。因为简化的块模型可以仅包含在较高层级处执行IC设计操作所需的信息，所以这些简化的块模型在尺寸上比完整的IC块模型小得多(例如，它们使用更少的存储空间)。
[0025]简化的块模型可以由负责设计IC块的用户手动生成。用户可能忘记生成简化的模型，或者可能延迟生成简化的模型，这可能引起设计流程的额外迭代(iteration)，并且可能增加用于签核IC设计的时间量。此外，设计约束的改变可能会在简化的块模型与在签核期间期望使用的实际模型之间产生不一致，这可能导致设计流程的附加迭代。作为一个示例，考虑参数化的块。不同参数组合(在不同参数组合中，参数化的块在IC设计中被实例化)可能不为生成简化的块模型的用户所知。因此，所生成的简化的块模型可能无法覆盖用于顶层处的签核的所有参数组合。
[0026]因此，用于生成简化的块模型的通常方法的挑战包括但不限于：(1)严重依赖IC块
团队来生成简化的模型，(2)手动生成简化的块模型，这可能容易出错并且可能使用较大的时间量，(3)块级设计团队可能需要在块级验证期间生成简化的块模型，(4)可能基于块约束和假设来生成简化的块模型，约束和假设可能随时间改变，(5)块级与SoC级处的假设之间的任何差异都可能引起附加的迭代和时间，(6)对于提供对设计的有限访问的第三方供应商知识产权(IP)块，从第三方获得正确的简化的块模型所需的时间量可能较高，(7)可能需要为参数化的块生成简化的块模型，以及(8)对于参数化的块，可能使用附加的迭代来为在SoC级处使用的所有参数组合生成简化的块模型。
[0027]随着SoC设计尺寸和复杂性的增长，由于所生成的简化的块模型不正确和/或不完整，所以可能需要大量时间来执行签核。此外，如果用于IC块的简化的块模型不可用或不完整，则IC设计分析系统可能无法执行分析。这种IC设计分析系统包括静态验证(例如CDC验证)。因此，需要用于生成简化的块模型的系统和技术。
[0028]本文描述的一些实施例可以动态地标识和掩蔽(mask)不影响在签核期间被使用的IC设计分析系统的分析结果的块设计内本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种方法，包括：将表示集成电路(IC)设计的字级设计模型加载到存储器中；由处理器创建掩蔽层，所述掩蔽层包括所述字级设计模型中不被IC设计分析系统所使用的对象；以及使用所述掩蔽层来即时向所述IC设计分析系统提供简化的块模型视图。2.根据权利要求1所述的方法，其中使用所述掩蔽层来即时向所述IC设计分析系统提供所述简化的块模型视图包括：接收来自所述IC设计分析系统的对所述字级设计模型中的连接性信息的请求；基于所述字级设计模型和所述掩蔽层，来确定所述连接性信息；以及向所述IC设计分析系统提供所述连接性信息。3.根据权利要求1所述的方法，其中创建包括所述字级设计模型中不被所述IC设计分析系统所使用的对象的所述掩蔽层包括：通过从输入端口和输出端口起执行字级遍历，来标识所述字级设计模型中的对象的子集；以及将不在所述对象的子集中的对象添加到所述掩蔽层。4.根据权利要求3所述的方法，其中通过从输入端口和输出端口起执行字级遍历来标识所述字级设计模型中的所述对象的子集包括：标识从端口到第一级顺序寄存器的路径中的对象。5.根据权利要求3所述的方法，其中通过从输入端口和输出端口起执行字级遍历来标识所述字级设计模型中的所述对象的子集包括：选择第一端口，所述第一端口连接到第一时钟域交叉(CDC)同步电路；选择第二端口，所述第二端口连接到第二CDC同步电路；以及标识从所述第一端口起的第一路径中的对象和从所述第二端口起的第二路径中的对象，所述第一路径和所述第二路径汇聚在顺序寄存器处。6.根据权利要求3所述的方法，其中通过从输入端口和输出端口起执行字级遍历来标识所述字级设计模型中的所述对象的子集包括：并行地标识所述字级设计模型的不同块中的对象；以及将在所述字级设计模型的所述不同块中标识的所述对象聚合，以获得所述对象的子集。7.根据权利要求6所述的方法，其中所述IC设计是片上系统(SoC)设计，其中所述简化的块模型视图对应于所述SoC设计中的顶层视图，并且其中所述字级设计模型的所述不同块对应于所述SoC设计的所述顶层视图中的不同块。8.根据权利要求1所述的方法，其中所述IC设计分析系统是时钟域交叉(CDC)分析系统、复位域交叉(RDC)分析系统、低功率(LP)分析系统，或结构分析系统中的一种系统。9.一种非暂态计算机可读存储介质，所述非暂态计算机可读存储介质存储指令，所述指令在由处理器执行时，使得所述处理器：将表示集成电路(IC)设计的字级设计模型加载到存储器中；创建掩蔽层，所述掩蔽层包括所述字级设计模型中不被IC设计分析系统使用的对象；以及
使用所述掩蔽层来即时向所述IC设计分析系统提供简化的块模型视图。10.根据权利要求9所述的非暂态计算机可读存储介质，其中使用所述掩蔽层来即时向所述IC设计分析系统提供所述简化的块模型视图包括：接收来自所述IC设计分析系统的对所述字级设计模型中的连接性信息的请求；基于所述字级设计模型和所述掩蔽层，来确定所述连接性信息；以及向所述IC设计分析系统提供所述连接性信息。11.根据权利要求9所述的非暂态计算机可读存储介质，其中创建包括所述字级设计模型中不被IC设计分析系统所使用的对象的所述掩...

【专利技术属性】
技术研发人员：M，
申请(专利权)人：美商新思科技有限公司，
类型：发明
国别省市：