列信号处理单元和固态成像装置制造方法及图纸

一种列信号处理单元包括电流控制电路

【技术实现步骤摘要】
【国外来华专利技术】列信号处理单元和固态成像装置


[0001]本公开涉及一种列信号处理单元和固态成像装置。具体而言，本公开涉及像素电路的像素输出信号的处理。

技术介绍

[0002]固态成像装置中的图像传感器包括光电转换元件，光电转换元件生成与接收到的辐射强度成比例的光电流。像素电路的主要功能是将光电转换元件生成的较小的光电流转换为相对大的输出电压，下游的模数转换器将该输出电压转换为数字信号。通常，分配到像素电路列的多个像素电路共享一条单个的数据信号线，在该数据信号线上以时间复用制(Time multiplex regime)独立地输出像素输出信号，并且列信号处理单元顺序地接收和处理像素输出信号。数据信号线相对较长，并且因此数据信号线的寄生电容相对较高。增加电容会减慢数据信号线上的信号传输。各种方法旨在减少寄生电容。例如，电流镜电路可以向数据信号线提供补偿电流，其中，补偿电流与数据信号线上的电势降的程度成比例。

技术实现思路

[0003]如今，人们持续需要具有较小外形、较高分辨率、较低功耗和快速图像捕获的固态成像装置。本公开正是针对以上情况而提出，并且因此希望提供一种将面积效率和高图像捕获率相结合的列信号处理单元和固态成像装置。
[0004]根据一个实施方式，列信号处理单元包括电流控制电路和反馈电路。电流控制电路被电连接在数据信号线和电源参考电势之间。反馈电路被配置为降低数据信号线的电容性负载。反馈电路的反馈路径包括反馈电容器和延迟元件的串联连接，其中，延迟元件被配置为增加反馈路径中的时间延迟。
[0005]根据另一实施方式，固态成像装置包括多个像素电路和列信号处理单元。每个像素电路被配置为生成像素输出信号，该像素输出信号具有与检测到的光的强度相关的幅度。像素电路被连接到数据信号线。
[0006]列信号处理单元包括电流控制电路和反馈电路。电流控制电路被电连接在数据信号线和电源参考电势之间。反馈电路被配置为降低数据信号线的电容性负载。反馈电路的反馈路径包括反馈电容器和延迟元件的串联连接，其中，延迟元件被配置为增加反馈路径中的时间延迟。
[0007]以上段落是通过总体介绍的方式提供的，并不旨在限制以下权利要求的范围。通过参考结合附图进行的以下详细描述，将会更好地理解所描述的实施方式以及进一步的优点。
附图说明
[0008]当结合附图考虑时，通过参考以下详细描述，更好地理解本公开，从而将很容易获得对本公开及其许多附带优点的更完整的理解，其中：
[0009]图1是示出了根据本技术的实施方式的固态成像装置的实施方式的简化框图。
[0010]图2是示出了列信号处理单元的一部分的配置示例的简化框图，该信号处理单元的一部分包括被配置为降低数据信号线的电容性负载的反馈电路，并且该反馈电路包括根据实施方式的反馈路径中的延迟元件。
[0011]图3是示出了根据实施方式的列信号处理单元的一部分的配置示例的简化电路图，该实施方式包括具有增益大于“1”的放大器的反馈电路。
[0012]图4是示出了根据实施方式的列信号处理单元的一部分的配置示例的简化电路图，该实施方式包括被配置为可复位电阻器的延迟元件。
[0013]图5是示出了根据实施方式的列信号处理单元的一部分的配置示例的简化电路图，其中反馈电路包括位于数据信号线和电流控制电路之间的感测元件。
[0014]图6是示出了根据实施方式的列信号处理单元的一部分的配置示例的简化电路图，其中电流源被配置为具有偏置栅极的晶体管。
[0015]图7是示出了根据实施方式的列信号处理单元的一部分的配置示例的简化电路图，该实施方式具有共同偏置晶体管。
[0016]图8是应用于反馈电路的信号的简化时序图，用于讨论实施方式对数据信号线上的像素输出信号的影响。
[0017]图9A至图9B是用于讨论实施方式对数据信号线上的像素输出信号的影响的简化时序图。
[0018]图10是同时具有强度读出和事件检测的像素电路的简化电路图。
[0019]图11是可在强度读出和事件检测之间切换的像素电路的简化电路图。
[0020]图12示出了可以应用根据本公开的技术的多层固态成像装置的配置示例的简化图。
[0021]图13是根据实施方式的在具有层叠结构的固态成像装置的第二芯片上形成的列信号处理单元的元件的示意电路图。
[0022]图14示出了可以应用根据本公开的技术的多层固态成像装置的配置示例的简化图。
[0023]图15是描绘车辆控制系统的示意性配置的示例的框图。
[0024]图16是辅助说明图15的车辆控制系统的车外信息检测部和成像部的安装位置的示例的图。
具体实施方式
[0025]现在参考附图，在几个视图中，相同的附图标记表示相同或对应的零件。尽管在下文中，在某些类型的有源图像传感器的背景下描述了用于在不增加功耗的情况下增加列信号处理单元的面积效率和/或固态成像装置的图像捕获率的技术，但是该技术也可以用于其他类型的图像传感器。
[0026]图1示出了根据本技术的实施方式的固态成像装置90的配置示例，固态成像装置90包括图像传感器组件10和信号处理单元80。
[0027]图像传感器组件10可以包括像素阵列单元11、行解码器12、像素驱动器单元13、列信号处理单元14和传感器控制器15。
[0028]像素阵列单元11包括多个像素电路11P。每个像素电路11P包括光电转换装置PD和用于控制由光电转换装置PD输出的信号的多个FET(场效应晶体管)。光电转换装置PD可以按矩阵状排列成列和行。分配到光电转换装置PD的同一列的像素电路11P的子集形成像素列。同一像素列的像素电路11P的输出被依次提供到数据信号线(垂直信号线)VSL。
[0029]行解码器12和像素驱动器单元13控制设置在像素阵列单元11中的每个像素电路11P的驱动。具体而言，行解码器12可以根据来自传感器控制器15的地址信号向像素驱动器单元13提供用于指定要驱动的像素电路11P或像素电路11P的行的控制信号。像素驱动器单元13可以根据传感器控制器15提供的驱动器定时信号和行解码器12提供的控制信号来驱动像素电路11P的FET。
[0030]像素电路11P的输出信号(像素输出信号)通过数据信号线VSL提供到列信号处理单元14。
[0031]对于实现强度读出的像素电路11P，列信号处理单元14可以包括一个或多个ADC(模数转换器)20。列信号处理单元14可以包括与像素阵列单元11包括的数据信号线VSL一样多的ADC 20。可替代地，ADC 20的数量可以低于数据信号线VSL的数量，并且每个ADC 20可以在两个或多个数据信号线VSL之间复用。每个ADC 20针对从像素列依次传递的像素输出信号执行模数转换，并将数字像素数据DPXS传递到信号处理单元80。为此，每个ADC 20可以包括比较器23、数模转换器(DAC)22和计数器24。
[0032]对于实现事件检测的像素电路11P，本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种列信号处理单元，包括：电流控制电路(110)，电连接在数据信号线(VSL)与电源参考电势(GND)之间；反馈电路(120)，被配置为降低所述数据信号线(VSL)的电容性负载，其中，所述反馈电路(120)的反馈路径(121)包括反馈电容器(122)和延迟元件(123)的串联连接，其中，所述延迟元件(123)被配置为增加所述反馈路径(121)中的时间延迟。2.根据权利要求1所述的列信号处理单元，其中，所述反馈电路(120)包括第一开关(124)，并且其中，所述延迟元件(123)和所述第一开关(124)并联电连接。3.根据权利要求1所述的列信号处理单元，其中，所述延迟元件(123)包括第一晶体管(141)的负载路径。4.根据权利要求3所述的列信号处理单元，还包括：晶体管偏置电路(130)，被配置为向所述第一晶体管(141)的栅极提供第一偏置电压(Vbias1)。5.根据权利要求4所述的列信号处理单元，其中，所述晶体管偏置电路(130)包括偏置电压电容器(131)和第二开关(132)，其中，所述偏置电压电容器(131)连接到所述第一晶体管(141)的栅极，并且其中，所述第二开关(132)被配置为在导通状态下将所述偏置电压电容器(131)与偏置电压源连接。6.根据权利要求5所述的列信号处理单元，其中，所述反馈路径(121)包括与所述延迟元件(123)并联电连接的能够控制的第一开关(124)，并且其中，所述第一开关(124)和所述第二开关(132)能够通过第一控制信号(Ctrl1)控制。7.根据权利要求1所述的列信号处理单元，其中，所述反馈电路(121)包括放大器电路(126)，其中，所述放大器电路(126)的输入连接到所述数据信号线(VSL)，并且其中，所述放大器电路(126)的输出连接到所述反馈路径(121)的第二侧。8.根据权利要求1所述的列信号处理单元，其中，放大器电路(126)包括第二晶体管(142)和第三晶体管(143)，其中，所述第二晶体管(142)和所述第三晶体管(143)的负载路径串联电连接，并且其中，所述放大器电路(126)的输入连接到所述第二晶体管...

【专利技术属性】
技术研发人员：戈兰，
申请(专利权)人：索尼半导体解决方案公司，
类型：发明
国别省市：