半导体结构及其形成方法技术

一种半导体结构及其形成方法，其中方法包括：提供衬底，所述衬底包括基底和位于所述基底上的鳍部；在所述基底上形成隔离结构，所述隔离结构顶部表面低于所述鳍部顶部表面，且所述隔离结构与所述鳍部侧壁之间具有密闭腔，所述密闭腔分布于所述鳍部侧壁，具有较小的介电常数，利于减小相邻鳍部之间的寄生电容，从而提高器件的性能。提高器件的性能。提高器件的性能。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本专利技术涉及半导体制造
，尤其涉及一种半导体结构及其形成方法。

技术介绍

[0002]在现有的半导体领域中，鳍式场效应晶体管(FinFET)是一种新兴的多栅器件，与平面式的金属
‑
氧化物半导体场效应晶体管(MOSFET)相比，鳍式场效应晶体管具有更强的短沟道抑制能力，具有更强的工作电流，现已广泛应用于半导体各种器件中。
[0003]随着半导体工艺的进一步发展，晶体管尺度缩小到几纳米以下，鳍间距的缩小在鳍之间引入的寄生电容严重影响了鳍式场效应晶体管的进一步发展。
[0004]因此，现有技术中鳍式场效应管结构的形成技术有待提高。

技术实现思路

[0005]本专利技术解决的技术问题是提供一种半导体结构及其形成方法，以提高形成的半导体结构的性能。
[0006]为解决上述技术问题，本专利技术技术方案提供一种半导体结构，包括：衬底，所述衬底包括基底和位于所述基底上的鳍部；位于所述基底上的隔离结构，所述隔离结构顶部表面低于所述鳍部顶部表面，且所述隔离结构与所述鳍部侧壁之间具有密闭腔。
[0007]可选的，所述隔离结构包括隔离层和位于所述隔离层上的保护层，所述隔离层与所述鳍部侧壁之间具有沟槽，所述保护层封闭所述沟槽顶部成为所述密闭腔。
[0008]可选的，所述保护层的材料包括氧化硅。
[0009]可选的，所述鳍部包括第一区和位于所述第一区上的第二区，所述第二区底部的宽度小于所述第一区顶部的宽度；所述沟槽位于所述第一区和所述隔离结构之间。
[0010]相应的，本专利技术的技术方案还提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括基底和位于所述基底上的鳍部；在所述基底上形成隔离结构，所述隔离结构顶部表面低于所述鳍部顶部表面，且所述隔离结构与所述鳍部侧壁之间具有密闭腔。
[0011]可选的，所述隔离结构的形成方法包括：在所述鳍部侧壁形成牺牲层；在所述衬底表面形成初始隔离材料层，所述初始隔离材料层表面高于所述鳍部和所述牺牲层顶部表面；去除所述牺牲层，且平坦化所述初始隔离材料层，形成所述隔离材料层以及所述隔离材料层与所述鳍部侧壁之间的初始沟槽；回刻所述隔离材料层，直到所述隔离材料层顶部表面低于所述鳍部顶部表面，形成所述隔离层以及位于所述隔离层与所述鳍部侧壁之间的沟槽；在所述隔离层表面形成保护层，所述保护层封闭所述沟槽顶部成为所述密闭腔，以所述保护层和所述隔离层形成所述隔离结构。
[0012]可选的，所述牺牲层的材料包括无定形碳。
[0013]可选的，所述初始沟槽和所述隔离材料层的形成方法包括：对所述初始隔离材料层和所述牺牲层进行热退火处理，使所述初始隔离材料层固化，且使所述牺牲层被热分解去除，形成所述初始沟槽；在形成所述初始沟槽之后，平坦化所述初始隔离材料层直到暴露
出所述鳍部顶部表面，形成所述隔离材料层。
[0014]可选的，所述牺牲层的材料包括介质材料，且与所述隔离层的材料不同，所述介质材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。
[0015]可选的，所述初始沟槽和所述隔离材料层的形成方法包括：平坦化所述初始隔离材料层直到暴露出所述鳍部和所述牺牲层顶部表面，形成所述隔离材料层；在所述牺牲层顶部表面暴露之后，刻蚀暴露出的所述牺牲层。
[0016]可选的，在所述平坦化工艺之前，还包括：对所述初始隔离材料层进行热退火处理。
[0017]可选的，所述牺牲层的形成方法包括：在所述衬底表面形成牺牲材料层；回刻所述牺牲材料层直到暴露出所述基底表面，形成所述牺牲层。
[0018]可选的，在形成所述牺牲材料层之前，在所述衬底表面形成覆盖材料层；所述覆盖材料层被刻蚀形成覆盖层。
[0019]可选的，在形成所述牺牲层之后，且在形成所述初始隔离材料层之前，还包括：在所述牺牲层表面形成侧墙材料层，所述侧墙材料层的材料与所述牺牲层的材料不同。
[0020]可选的，在形成所述初始沟槽之后，且在回刻所述隔离材料层之前，还包括：去除所述初始沟槽暴露出的所述侧墙材料层。
[0021]可选的，在形成所述隔离层之后，且在形成所述保护层之前，还包括：对所述鳍部表面进行氧化处理，在所述鳍部表面形成氧化层。
[0022]可选的，所述氧化处理工艺包括原位水汽生长工艺。
[0023]可选的，所述初始隔离材料层的形成工艺包括流体化学气相沉积工艺。
[0024]可选的，所述保护层的形成工艺包括原子层生长工艺。
[0025]可选的，所述鳍部包括第一区和位于所述第一区上的第二区，所述第二区底部的宽度小于所述第一区顶部的宽度；所述沟槽位于所述第一区和所述隔离层之间。
[0026]与现有技术相比，本专利技术实施例的技术方案具有以下有益效果：
[0027]本专利技术技术方案提供的半导体结构的形成方法中，形成所述基底上的隔离结构，所述隔离结构顶部表面低于所述鳍部顶部表面，且所述隔离结构与所述鳍部侧壁之间具有密闭腔，所述密闭腔分布于所述鳍部侧壁，具有较小的介电常数，利于减小相邻鳍部之间的寄生电容，从而提高器件的性能。此外，本专利技术技术方案可以与现有的生产工艺兼容，有利于生产推广。
[0028]进一步，所述沟槽的形成方法包括：在所述鳍部侧壁形成牺牲层，所述牺牲层为形成所述沟槽占据空间，所述密闭腔通过保护层封闭所述沟槽形成，可以通过改变所述牺牲层的生长形貌来控制所述密闭腔的形貌，进而获得最优化的密闭腔结构。
[0029]进一步，所述初始沟槽的形成方法包括：对所述初始隔离材料层和所述牺牲层进行热退火处理，使所述初始隔离材料层固化，且使所述牺牲层被热分解去除，所述初始沟槽在所述初始隔离材料层退火工艺中同时形成，节省了工艺工序，有利于节约生产成本。
[0030]进一步，在形成所述牺牲层之后，还在所述牺牲层表面形成侧墙材料层，所述侧墙材料层的材料与所述牺牲层的材料不同，所述侧墙材料层有利于保护鳍部，避免在热退火工艺过程中鳍部因周围应力分布的差异导致的弯曲等异常，提高鳍部的性能。
[0031]进一步，所述鳍部包括第一区和位于所述第一区上的第二区，所述第二区底部的
宽度小于所述第一区顶部的宽度，所述鳍部的结构更利于所述保护层在向所述沟槽填充之前，提前封闭所述沟槽的顶部，形成所述密闭腔，提高所形成的所述密闭腔的质量。
[0032]本专利技术技术方案提供的半导体结构中，位于所述基底上的隔离结构，所述隔离结构顶部表面低于所述鳍部顶部表面，且所述隔离结构与所述鳍部侧壁之间具有密闭腔，所述密闭腔分布于所述鳍部侧壁，具有较小的介电常数，利于减小相邻鳍部之间的寄生电容，从而提高器件的性能。此外，本专利技术技术方案可以与现有的生产工艺兼容，有利于生产推广。
附图说明
[0033]图1是一种半导体结构的剖面结构示意图；
[0034]图2至图9是本专利技术一实施例中的半导体结构的形成方法各步骤的结构示意图；
[0本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：衬底，所述衬底包括基底和位于所述基底上的鳍部；位于所述基底上的隔离结构，所述隔离结构顶部表面低于所述鳍部顶部表面，且所述隔离结构与所述鳍部侧壁之间具有密闭腔。2.如权利要求1所述的半导体结构，其特征在于，所述隔离结构包括隔离层和位于所述隔离层上的保护层，所述隔离层与所述鳍部侧壁之间具有沟槽，所述保护层封闭所述沟槽顶部成为所述密闭腔。3.如权利要求2所述的半导体结构，其特征在于，所述保护层的材料包括氧化硅。4.如权利要求2所述的半导体结构，其特征在于，所述鳍部包括第一区和位于所述第一区上的第二区，所述第二区底部的宽度小于所述第一区顶部的宽度；所述沟槽位于所述第一区和所述隔离结构之间。5.一种半导体结构的形成方法，其特征在于，包括：提供衬底，所述衬底包括基底和位于所述基底上的鳍部；在所述基底上形成隔离结构，所述隔离结构顶部表面低于所述鳍部顶部表面，且所述隔离结构与所述鳍部侧壁之间具有密闭腔。6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述隔离结构的形成方法包括：在所述鳍部侧壁形成牺牲层；在所述衬底表面形成初始隔离材料层，所述初始隔离材料层表面高于所述鳍部和所述牺牲层顶部表面；去除所述牺牲层，且平坦化所述初始隔离材料层，形成所述隔离材料层以及所述隔离材料层与所述鳍部侧壁之间的初始沟槽；回刻所述隔离材料层，直到所述隔离材料层顶部表面低于所述鳍部顶部表面，形成所述隔离层以及位于所述隔离层与所述鳍部侧壁之间的沟槽；在所述隔离层表面形成保护层，所述保护层封闭所述沟槽顶部成为所述密闭腔，以所述保护层和所述隔离层形成所述隔离结构。7.如权利要求6所述的半导体结构的形成方法，其特征在于，所述牺牲层的材料包括无定形碳。8.如权利要求7所述的半导体结构的形成方法，其特征在于，所述初始沟槽和所述隔离材料层的形成方法包括：对所述初始隔离材料层和所述牺牲层进行热退火处理，使所述初始隔离材料层固化，且使所述牺牲层被热分解去除，形成所述初始沟槽；在形成所述初始沟槽之后，平坦化所述初始隔离材料层直到暴露出所述鳍部顶部表面，形成所述隔离材料层。9.如权利要求6所述的半导体结构的形成方法，其特征在于，所述牺牲层的材料包...

【专利技术属性】
技术研发人员：付宇，赵振阳，杨健，刘庆炜，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：