半导体器件制造技术

可以提供一种半导体器件，其包括：衬底；第一有源图案和第二有源图案，在衬底上在第一水平方向上延伸，第二有源图案在第一水平方向上与第一有源图案分开；第一纳米片，在第一有源图案上在垂直方向上彼此分开；第二纳米片，在第一有源图案和第二有源图案上在垂直方向彼此分开；栅电极，在第一有源图案上在与第一水平方向不同的第二水平方向上延伸并且围绕第一纳米片；源极/漏极区，位于第一纳米片和第二纳米片之间；有源切口部，在垂直方向上穿透第二纳米片，延伸到衬底，并且将第一有源图案与第二有源图案分开；以及牺牲层，位于源极/漏极区与有源切口部之间，与有源切口部接触，并且包括硅锗。包括硅锗。包括硅锗。

【技术实现步骤摘要】
半导体器件
[0001]相关申请的交叉引用
[0002]本申请要求于2022年4月28日在韩国知识产权局提交的韩国专利申请No.10
‑
2022
‑
0052580的优先权，其内容通过引用整体合并于此。


[0003]本公开涉及半导体器件。具体地，本公开涉及包括MBCFETTM(多桥沟道场效应晶体管)的半导体器件。

技术介绍

[0004]近年来，随着信息介质的快速供应，半导体器件的功能也得到了显著发展。在最近的半导体产品的情况下，需要低成本以确保竞争力，并且为了高品质而需要产品的高集成度。为了高集成度，半导体器件正在按比例缩小。
[0005]另一方面，随着节距尺寸减小，需要对减小半导体器件中的接触之间的电容并且确保电稳定性进行研究。

技术实现思路

[0006]本公开的各方面提供了半导体器件，其中，通过在形成有源切口部的部分的多个纳米片之间的有源切口部的两个侧壁上设置包括硅锗(SiGe)的牺牲层，由此减轻或防止由于穿过其形成有源切口部的多个纳米片之间的栅电极而导致的短路，来改善可靠性。
[0007]根据本公开的示例实施例，一种半导体器件可以包括：衬底；第一有源图案，所述第一有源图案在所述衬底上在第一水平方向上延伸；第二有源图案，所述第二有源图案在所述衬底上在所述第一水平方向上延伸，并且在所述第一水平方向上与所述第一有源图案间隔开；第一多个纳米片，所述第一多个纳米片在所述第一有源图案上在垂直方向上彼此间隔开；第二多个纳米片，所述第二多个纳米片在所述第一有源图案和所述第二有源图案上在所述垂直方向上彼此间隔开；第一栅电极，所述第一栅电极在所述第一有源图案上在与所述第一水平方向不同的第二水平方向上延伸，并且围绕所述第一多个纳米片；源极/漏极区，所述源极/漏极区位于所述第一多个纳米片和所述第二多个纳米片之间；有源切口部，所述有源切口部在所述垂直方向上穿透所述多个第二纳米片，延伸到所述衬底，并且将所述第一有源图案与所述第二有源图案分开；以及牺牲层，所述牺牲层位于所述源极/漏极区和所述有源切口部之间，与所述有源切口部接触，并且包括硅锗(SiGe)。
[0008]根据本公开的示例实施例，一种半导体器件可以包括：衬底；第一有源图案，所述第一有源图案在所述衬底上在第一水平方向上延伸；第二有源图案，所述第二有源图案在所述衬底上在所述第一水平方向上延伸并且在所述第一水平方向上与所述第一有源图案间隔开；多个纳米片，所述多个纳米片在所述第一有源图案和所述第二有源图案上在垂直方向上彼此间隔开；有源切口部，所述有源切口部在所述垂直方向上穿透所述多个纳米片，延伸到所述衬底，并且将所述第一有源图案与所述第二有源图案彼此分开；牺牲层，所述牺
牲层位于所述第一有源图案和所述第二有源图案中的每一者与所述多个纳米片当中的最下面的纳米片之间，与所述有源切口部接触，并且包括硅锗(SiGe)；栅极间隔物，所述栅极间隔物位于所述多个纳米片当中的最上面的纳米片上并且沿着所述有源切口部的侧壁在与所述第一水平方向不同的第二水平方向上延伸；以及绝缘层，所述绝缘层位于所述多个纳米片当中的最上面的纳米片与所述栅极间隔物之间，与所述有源切口部接触，并且包括与所述栅极间隔物不同的材料。
[0009]根据本公开的示例实施例，一种半导体器件可以包括：衬底；第一有源图案，所述第一有源图案在所述衬底上在第一水平方向上延伸；第二有源图案，所述第二有源图案在所述衬底上在所述第一水平方向上延伸，并且在所述第一水平方向上与所述第一有源图案间隔开；第一多个纳米片，所述第一多个纳米片在所述第一有源图案上在垂直方向上彼此间隔开；第二多个纳米片，所述第二多个纳米片在所述第二有源图案上在所述垂直方向上彼此间隔开；第三多个纳米片，所述第三多个纳米片在所述第一有源图案和所述第二有源图案中的每一者上在所述垂直方向上彼此间隔开；第一栅电极，所述第一栅电极位于所述第一有源图案上，在与所述第一水平方向不同的第二水平方向上延伸，并且围绕所述第一多个纳米片；第二栅电极，所述第二栅电极位于所述第二有源图案上，在所述第二水平方向上延伸，并且围绕所述第二多个纳米片；第一源极/漏极区，所述第一源极/漏极区位于所述第一多个纳米片和所述第三多个纳米片之间；第二源极/漏极区，所述第二源极/漏极区位于所述第三多个纳米片和所述第二多个纳米片之间；有源切口部，所述有源切口部在所述垂直方向上穿透所述第三多个纳米片，延伸到所述衬底，并且将所述第一有源图案与所述第二有源图案分开；以及牺牲层，所述牺牲层位于所述第一源极/漏极区和所述第二源极/漏极区中的每一者与所述有源切口部之间，与所述有源切口部接触，并且包括硅锗(SiGe)，其中，所述第一栅电极在所述第一有源图案和所述第一多个纳米片之间在所述第一水平方向上的宽度大于所述有源切口部在所述第三多个纳米片当中的最下面的纳米片下方在所述第一水平方向上的宽度。
[0010]然而，本公开的各方面不限于在本文中阐述的方面。通过参考下面给出的本公开的详细描述，本公开的以上和其他方面对于本公开所属领域的普通技术人员将变得更加清楚。
附图说明
[0011]通过参考附图详细描述本公开的一些示例实施例，本公开的以上以及其他方面和特征将变得更加清楚，在附图中：
[0012]图1是用于说明根据本公开的示例实施例的半导体器件的示意性布局图；
[0013]图2是沿着图1的线A
‑
A'截取的截面图；
[0014]图3是沿着图1的线B
‑
B'截取的截面图；
[0015]图4是沿着图1的线C
‑
C'截取的截面图；
[0016]图5至图27是用于说明根据本公开的示例实施例的制造半导体器件的方法的中间工艺图；
[0017]图28是用于说明根据本公开的示例实施例的半导体器件的截面图；
[0018]图29是用于说明根据本公开的示例实施例的半导体器件的示意性布局图；
[0019]图30是沿着图29的线D
‑
D'截取的截面图；
[0020]图31是用于说明根据本公开的示例实施例的半导体器件的示意性布局图；
[0021]图32是沿着图31的线E
‑
E'截取的截面图；
[0022]图33是用于说明根据本公开的示例实施例的半导体器件的示意性布局图；
[0023]图34是沿着图33的线F
‑
F'截取的截面图。
具体实施方式
[0024]在下文中，将参考图1至图4描述根据本公开的一些示例实施例的半导体器件。
[0025]图1是用于说明根据本公开的示例实施例的半导体器件的示意性布局图。图2是沿着图1的线A
‑
A'截取的截面图。图3是沿着图1的线B
‑
B'截取的截面图。图4是沿着图1的线C
‑
C'截取的截面图。
[0026]参考图1至图4，根据本公开的示例实施例的半导体器件包括衬底100本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，所述半导体器件包括：衬底；第一有源图案，所述第一有源图案在所述衬底上在第一水平方向上延伸；第二有源图案，所述第二有源图案在所述衬底上在所述第一水平方向上延伸，并且在所述第一水平方向上与所述第一有源图案间隔开；第一多个纳米片，所述第一多个纳米片在所述第一有源图案上在垂直方向上彼此间隔开；第二多个纳米片，所述第二多个纳米片在所述第一有源图案和所述第二有源图案上在所述垂直方向上彼此间隔开；第一栅电极，所述第一栅电极在所述第一有源图案上在与所述第一水平方向不同的第二水平方向上延伸，并且围绕所述第一多个纳米片；源极/漏极区，所述源极/漏极区位于所述第一多个纳米片和所述第二多个纳米片之间；有源切口部，所述有源切口部在所述垂直方向上穿透所述多个第二纳米片，延伸到所述衬底，并且将所述第一有源图案与所述第二有源图案分开；以及牺牲层，所述牺牲层位于所述源极/漏极区和所述有源切口部之间，与所述有源切口部接触，并且包括硅锗。2.根据权利要求1所述的半导体器件，其中，所述第一栅电极在所述第一有源图案和所述第一多个纳米片之间在所述第一水平方向上的宽度大于所述有源切口部在所述第二多个纳米片当中的最下面的纳米片下方在所述第一水平方向上的宽度。3.根据权利要求1所述的半导体器件，所述半导体器件还包括：层间绝缘层，所述层间绝缘层在所述源极/漏极区上围绕所述第一栅电极的侧壁，其中，所述有源切口部的上表面位于与所述层间绝缘层的上表面相同的平面上。4.根据权利要求1所述的半导体器件，所述半导体器件还包括：栅极间隔物，所述栅极间隔物位于所述第二多个纳米片当中的最上面的纳米片上，并且沿着所述有源切口部的侧壁在所述第二水平方向上延伸；以及绝缘层，所述绝缘层位于所述第二多个纳米片当中的所述最上面的纳米片和所述栅极间隔物之间，与所述有源切口部接触并且包括与所述栅极间隔物不同的材料。5.根据权利要求1所述的半导体器件，所述半导体器件还包括：栅极间隔物，所述栅极间隔物位于所述第二多个纳米片当中的最上面的纳米片上，并且沿着所述有源切口部的侧壁在所述第二水平方向上延伸；以及覆盖图案，所述覆盖图案位于所述栅极间隔物上，其中，所述覆盖图案与所述有源切口部的所述侧壁接触。6.根据权利要求5所述的半导体器件，其中，所述有源切口部的上表面位于与所述覆盖图案的上表面相同的平面上。7.根据权利要求1所述的半导体器件，所述半导体器件还包括：内部间隔物，所述内部间隔物位于所述源极/漏极区和所述牺牲层之间并且与所述源极/漏极区接触。8.根据权利要求1所述的半导体器件，其中，所述牺牲层与所述源极/漏极区接触。
9.根据权利要求1所述的半导体器件，所述半导体器件还包括：栅极切口部，所述栅极切口部位于所述第一栅电极的在所述第二水平方向上的远端处；以及栅极绝缘层，所述栅极绝缘层位于所述第一栅电极和所述第一多个纳米片之间以及所述第一栅电极和所述栅极切口部之间。10.根据权利要求1所述的半导体器件，所述半导体器件还包括：栅极切口部，所述栅极切口部位于所述第一栅电极的在所述第二水平方向上的远端处并且与所述第一栅电极接触。11.根据权利要求1所述的半导体器件，所述半导体器件还包括：栅极间隔物，所述栅极间隔物位于所述第二多个纳米片当中的最上面的纳米片上，并且沿着所述有源切口部的侧壁在所述第二水平方向上延伸；以及栅极绝缘层，所述栅极绝缘层位于所述栅极间隔物和所述有源切口部之间并且与所述有源切口部接触。12.根据权利要求1所述的半导体器件，所述半导体器件还包括：第二栅电极，所述第二栅电极位于所述第二多个纳米片当中的最上面的纳米片上，并且沿着所述有源切口部的侧壁在所述第二水平方向上延伸，所述第二栅电极与所述有源切口部接触。13.一种半导体器件，所述半导体器件包括：衬底；第一有源图案，所述第一有源图案在所述衬底上在第一水平方向上延伸；第二有源图案，所述第二有源图案在所述衬底上在所述第...

【专利技术属性】
技术研发人员：朴范琎，姜明吉，金洞院，赵槿汇，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：